실시간 HEVC 인코더 구현을 위한 병렬화 기법에 관한 연구

Study of parallelization methods for real-time HEVC encoder implementation

  • Ahn, Yongjo (Dept. of Computer Engineering, Kwangwoon University) ;
  • Hwang, Taejin (Dept. of Computer Engineering, Kwangwoon University) ;
  • Lee, Dongkyu (Dept. of Electronic Engineering, Kwangwoon University) ;
  • Kim, Sangmin (Dept. of Electronic Engineering, Kwangwoon University) ;
  • Oh, Seoung-Jun (Dept. of Electronic Engineering, Kwangwoon University) ;
  • Sim, Dong-Gyu (Dept. of Computer Engineering, Kwangwoon University)
  • 발행 : 2013.06.26

초록

ITU-T VCEG 과 ISO/IEC MPEG 이 공동으로 구성한 JCT-VC (Joint Collaborative Team on Video Coding)이 표준화를 진행 중인 HEVC (High Efficiency Video Coding)은 H.264/AVC 대비 약 2 배의 압축효율을 갖는다. 하지만, 계층적 구조를 갖는 가변크기 블록의 사용과 재귀적 부호화 구조에 따른 인코더의 복잡도 증가는 개선해야 할 문제점으로 지적되고 있다. 본 논문에서는 현재 표준화가 진행 중인 HEVC 인코더의 실시간 구현을 위한 SIMD 명령어를 이용한 data-level 병렬화 기법, CPU 및 GPU 를 이용한 multi-threading 기법과 같은 다양한 병렬화 기법을 소개한다. 또한, 이러한 병렬화 기법들을 HEVC 인코더에 적용하기 위해 적합한 연산 및 기능 모듈에 대하여 소개한다. 본 연구를 통하여 HM (HEVC reference model)에 적용한 결과 $832{\times}480$ 영상의 경우 20-30fps 의 부호화 속도를 나타냈으며, $1920{\times}1080$ 영상의 경우 5-10fps 의 부호화 속도를 나타내었다.

키워드