The methods of error detection at Digital circuit using the FPGA 2-dimensional array

FPGA 2 차원 배열을 사용한 디지털 회로에서 오류 검출의 방법

In this paper, we proposed on the direction of self-repairing mimicking the cell on the digital system design. Three-dimensional array of cells rather than using the original structure of FPGA, an array of blocks for efficient error detection methods were investigated. With a certain regularity, so the design method in detail by dividing the full array. The digital circuits can be detected fault location easily and quickly.

본 논문에서는 세포가 지니는 자가 복구 기능을 모사한 디지털 시스템 설계에서의 설계 방향에 대해 연구한다. 세포의 본래 구조인 3차원 배열이 아닌 FPGA를 이용하여 Cell들을 2차원 구조로 설계하고 효율적인 오류검출을 위한 블록배열 방법에 대해 알아보았다. 일정한 규칙성을 지닌 방법으로 설계를 하므로 전체 디지털 회로를 세부적으로 나누어 배열 시 쉽고 빠르게 검출할 수 있다.