

서버파워를 위한 작은 도통 손실을 갖는 위상 천이 폴 브릿지 컨버터

김영도*, 조규민**, 김덕유*, 김정은**, 문건우*

*대전시 유성구 구성동 373-1, KAIST

** Samsung Electro-Mechanics T/F

Abstract

최근 분산 전력 시스템은 효율적인 전력의 관리를 위하여 전 부하 영역에서의 높은 효율이 요구 되고 있다. 하지만 분산 전력 시스템은 Hold up time 규제로 인하여 정상 동작 시 낮은 시비율로 동작하게 되며 이에 따라 환류 구간이 발생하게 되어 도통 손실을 야기하며 이는 효율의 감소를 가져오게 된다. 따라서 작은 도통 손실을 갖는 새로운 위상 천이 폴브릿지 컨버터를 본 논문에서 제안하여 환류 구간의 손실을 감소시켜 효율 향상을 취할 수 있도록 한다. 본 논문에서는 제안된 컨버터를 소개하고 동작 원리 및 실험을 통한 검증 결과를 제시한다.

1. Introduction

통신용 장치의 에너지 사용량 급증에 따라 이러한 장치에서 사용되는 통신용 전원 장치의 에너지 변환 효율에 대한 관심이 급증하게 되었다. 이에 따라 전세계 효율 규제 단체에서는 CSCI 효율 규제를 제시하였고 이는 전 부하에 걸쳐 88% 이상의 전원 장치 효율을 요구하고 있으며, 이 효율 규제는 추후 계속 향상될 예정이다. [1]

일반적으로 통신용 전원 장치에서는 분산전력 시스템이 주로 이용되고 있다. 분산 전력 시스템은 일반적으로 크게 고조파 규제를 만족시키기 위한 역률 개선회로와 시스템의 버스 전압을 만드는 Front-end DC/DC 컨버터로 이루어져있다. 이중 DC/DC 컨버터는 높은 입력 전압, 낮은 출력 전압 조건을 갖고 있으며 또한 Hold-up time 규제로 인하여 넓은 입력 전압의 변화에도 출력 전압을 제어하여야 하므로 DC/DC 컨버터의 효율을 극대화 하기 위한 방안으로 다양한 토폴로지를 연구하고 적용하고 있으며 구현 방법도 매우 다양하다.

일반적으로 DC/DC 컨버터에는 그림 1에서 도시한 높은 입력 전압과 넓은 입력 전압 범위에 적합한 위상천이 폴브릿지 컨버터가 주로 사용되고 있다. 이 컨버터의 경우 스위치의 전압 스트레스가 입력 전압으로 잡히게 되고, 넓은 입력 전압 범위를 가지더라도 시비율만을 조절하여 출력 전압 제어가 가능하며, 영전압 스위칭 동작을 통하여 낮은 스위칭 손실을 갖는 특성을 갖고 있다.[2] 하지만 hold up time 규제로 인하여 넓은 입력 전압의 변화에도 출력 전압을 제어 하여야 하므로 그림 2에서 도시된 것과 같이 정상 동작 상태에서 낮은 시비율로 동작하게 된다. 이에 따라 전력을 전달하지 못하고 도통손실만 야기하는 환류구간이 증가하게 되며 이는 일차측 전류의 실효값을 증가시켜 도통 손실을 증가시키는 요인이 된다. 따라서 본 논문에서는 hold-up time 규제를 만족하면서도 작은 도통 손실을 갖는 위상 천이 폴브릿지 컨버터를 제안하고 제안한 컨버터의




그림 1 위상천이 폴브릿지 컨버터 회로도




그림 2 정상 상태의 위상천이 폴브릿지 컨버터 동작 파형

효과를 실험을 통하여 검증하도록 한다.

2. Proposed PSFB converter

2.1 Description of circuit

그림 3은 제안하는 회로를 나타내고 있다. 제안하는 컨버터의 기본 구조는 기존의 위상천이 폴브릿지 컨버터를 바탕으로 하고 있다.[3] 기존 회로와의 차이점은 기존회로에서의 clamp diodes인 dc_1 , dc_2 이 그림 3에 점선으로 표시된 부분과 같이 MOS-FET으로 교체되었으며 추가 인덕터인 L_a 의 인덕턴스 값을 기존 회로에 비하여 크게 설계된 형태로 구성되어 있다. 제안된 회로의 동작은 기존의 위상 천이 폴브릿지와 거의 유사한 동작을 하며 정상 상태와 hold-up 상태를 제어 신호를 통하여 mode change하는 형태로 구동 된다.

2.2 Normal operation

정상 동작 시 제어신호는 스위치 $M_1 \sim M_4$ 에 인가되며, M_5 , M_6 는 꺼진 상태로 동작하게 된다. 이에 따라 M_5 , M_6 의 body diode는 기존의 clamp diodes와 동일한 동작을 하게 된다. 기존의 폴브릿지 컨버터와의 차이점은 제안된 회로는 추가 인덕터 L_a 가 크게 설계되어 있으므로 입력 전압이 모두 추가 인덕터에 인가되는 구간인 commutation 구간이 증가하게 된다. 이에 따라 그림 5에 나타난 것과 같이 출력 전압을 제어하기 위하여 점차 환류 구간이 감소하게 되고 결국 환류 구간은 사라지고 commutation 구간이 그만큼 증가하게 된다. 따라서 정상 동작시의 유효 시비율을 기존 방식과 동일하게 설계할 경우 일차 측 전류의 모양이 그림 4에서 나타난것과 같이 변화하게 된다. 이에 따라 1차측의 환류 구간 전류 형태가 사각파 형태에서 삼각파 형태로




그림 3 제안하는 새로운 위상천이 풀브릿지 컨버터




그림 4 정상 상태에서의 동작 파형




그림 5 Hold-up time 상태에서의 동작 파형


변화하게 되며 따라서 음영으로 도시된 부분 만큼 전류가 감소하게 되는 효과를 가져오게 된다. 따라서 1차측 전류의 RMS 수치가 감소하게 되고 이는 도통 손실의 감소를 가져오게 된다. 또한 기존 풀브릿지 컨버터에 비하여 크게 설계된 추가인덕턴스 L_a 로 인하여 1차측 스위치의 영전압 스위칭 범위를 확장하게 되며 이에 따라서 제안하는 회로는 경부하시의 스위칭 손실 또한 감소시킬 수 있으므로 전 부하 영역에서 기존 컨버터에 비하여 손실이 감소되어 효율의 상승 효과를 가져오게 된다.

2.3 Hold-up time operation


Hold-up time 동작시 M_3, M_4 에 인가되었던 제어신호는 M_5, M_6 에 인가되며 M_3, M_4 는 OFF된다. 따라서 추가 인덕터 L_a 는 전력 전달 path에서 분리되며 트랜스포머의 누설 인덕턴스만이 전력 전달에 참여하게 된다. 1차측에 존재하던 전계 공진 인덕턴스가 L_{lk} 로 감소함에 따라 commutation 구간이 현격하게 감소하게 되며 유효 시비율 역시 증가하게 된다. 이에 따라 그림 5에 나타난것과 같이 홀드업 타임 조건을 만족하면서도 출력 전압을 제어하게 된다.

3. Experimental results

그림 6은 최대 부하 상황에서 기존 컨버터와 제안하는 컨버터의 동작파형을 나타내고 있다. 앞서 설명한 바와 같이 제안하는 회로는 추가 공진 인덕터가 크게 설계되어 있어 기존 컨버터에 비하여 commutation 구간이



(a) 기존 위상천이 풀브릿지 컨버터



(b) 제안하는 컨버터

그림 6 최대 부하 (1200W) 실험 파형




그림 7 부하에 따른 효율 비교 결과

증가되어있음을 볼 수 있으며 이에 따라 전류의 RMS값이 감소할 수 있음을 알 수 있다. 그림 7은 효율 비교 결과를 나타낸다. 그래프에서 볼 수 있듯이 기존 컨버터에 비하여 제안하는 컨버터의 경우 전 부하 영역에서 높은 효율을 보임을 알 수 있다. 제안하는 회로의 경우 최대 부하 상황에서 전류의 RMS값이 기존 방식에 비하여 감소함에 따라 도통 손실을 감소할 수 있으며 경 부하 상황에서는 영전압 스위칭 동작이 기존 컨버터에 비하여 넓은 부하 범위로 동작하므로 스위칭 손실을 감소할 수 있기 때문에 전 부하 영역에서 효율이 증가한 것으로 예상할 수 있다.

4. Conclusion

작은 도통 손실을 갖는 새로운 위상 천이 풀 브릿지 컨버터를 제안하였다. 제안하는 컨버터는 기존 컨버터에서 clamp diode를 FET로 교체하고 추가 공진인덕턴스를 크게 디자인하여 환류 전류에 의한 도통 손실을 감소시킬 수 있을 뿐만 아니라 영전압 스위칭 범위를 확장시켜 경부하 상황에서의 스위칭 손실 역시 감소시킬 수 있었다. 또한 추가된 FET의 동작을 통하여 hold-up time 동작에서도 출력 전압을 제어할 수 있다. 이에 따라 제안된 회로는 높은 효율이 요구되는 분산 전력 시스템에 적합함을 알 수 있다.

Reference

- [1]Climate Savers Computing Initiative "Climate Savers Computing Initiative White Paper", <http://www.climatesaverscomputing.org>, Jul.,2008.
- [2] J. A. Sabate, V. Vlatkovic, R. B. Ridley, F. C. Lee, and B. H. Cho, "Design considerations for high-voltage high-power full-bridge zero-voltage switched PWM converter", in Proc. IEEE APEC, pp. 275-284, 1990.
- [3] R. Redl, N. O. Sokal and L. Balogh, "A novel soft-switching full-bridge DC/DC converter: analysis, design consideration and experimental results at 1.5kW, 100kHz," IEEE Trans. Power Electron. ,vol. 6, no. 5, pp. 408-418, 1991.