

## Commutation Failure를 고려한 HVDC 고장영향 분석

인양원\*, 김성암\*\*, 김태익\*\*, 손금태\*, 박정욱\*  
연세대\*, KEPCO\*\*

### Fault Effect Analysis of HVDC System Considering Commutation Failure

Yang-Won Ahn\*, Seong-Arm Kim\*\*, Tae-Ik Kim\*\*, Gum-Tae Son\*, Jung-Wook Park\*  
Yonsei University\*, KEPCO\*\*

**Abstract** - 본 논문에서는 제주 스마트그리드 실증단지 계통에 연계될 전류형 HVDC 상세 모델을 이용하여 계통에 외란이 발생할 경우에 일어날 수 있는 Commutation Failure를 고려한 HVDC 고장영향을 분석한 내용에 대해 기술하고 있다. 전류형 HVDC 시스템의 Commutation Failure 기본원리를 정리하고, 계통의 3상 지락고장을 가정하여 이론적인 전압감소 시점에 대해 설명하였고, 이를 통해 3상 지락고장시 리액턴스(계통 임피던스 + HVDC 부가설비 리액턴스) 값 변동에 따른 Commutation Failure 지속시간을 Multiple Transient Simulation 방법을 통해 확인하였다. 도출된 결과를 통해 리액턴스 값이 작을수록 Commutation Failure 진행 시간을 줄일 수 있음을 보여주었다.


#### 1. 서 론

최근 해의 여러나라에서는 HVDC 기술을 반도체, 전력전자, 제어, 통신, 해석 엔지니어링 등 관련분야로의 파급효과 높음을 인식하고 국가단위에서 전력산업분야 핵심 전략기술로 육성하고 있다. 지구 온난화 효과에 따른 온실가스 저감을 위하여 원자력, 수력 및 태양열, 풍력 등 신재생에너지 발전이 증가함에 따라 전원을 공급하는 발전단지와 부하의 중심지간 거리가 점점 멀어지고 있어 이를 연결하는 직류송전망에 대한 수요 또한 지속적으로 증가하고 있다. 직류송전기술 중에서도 전류형 HVDC 시스템은 전압형 HVDC 시스템과 비교하여 오랜 운전경험을 통한 기술의 안정성 및 신뢰성 측면에서 선호되는 경향을 보이고 있다. 국내에서도 전류형 HVDC 시스템은 1997년 최초로 제주-해남간 HVDC 도입 이후 14년 동안 운전경험을 가지고 있고, 현재는 진도-해남간 #2 HVDC 건설 및 풍력연계형 HVDC Link 사업으로 제주 스마트그리드 실증단지에 80kV 60MW급 국산화를 위한 시스템 설치를 진행중에 있다. 하지만 전류형 HVDC 시스템은 여러 장점에도 불구하고 Thyristor를 기반으로 적용하고 있기 때문에 Commutation Failure 가능성을 고려하여 기술적인 설계를 해야 한다는 것이다. Thyristor는 도통 능력이 있으나 자체적인 소호 능력이 없어 해당 Thyristor를 turn-off 하려면 역전압을 인가해야 하기 때문이다. 이에 제주 스마트그리드 실증단지 계통 모델을 이용하여 3상 지락고장 가정시 이론적인 전압감소 시점에 대해 알아보고, 리액턴스(계통 임피던스 + HVDC 부가설비 리액턴스) 값 변동에 따른 Commutation Failure 지속시간을 Multiple Transient Simulation 방법을 통해 분석하고자 한다.

#### 2. 본 론


##### 2.1 Commutation Failure

Commutation은 Thyristor를 통해 흐르는 회로 전류의 흐름을 바꾸거나 역전압을 인가하여 Thyristor에 흐르는 전류가 0 또는 유지전류 이하가 되게 함으로써 Thyristor를 turn-off 하는 과정이다. 전류형 HVDC 운전은 Thyristor에 AC 전원이 인가되면 주기적으로 역전압이 인가되어 자동적으로 turn-on/off를 반복하는 자연정류(Natural Commutation) 방식을 적용하고 있다. 아래 그림 1은 Commutation 기본회로와 전압 전류를 보여주고 있다.



〈그림 1〉 Commutation 기본회로, 전압, 전류


교류의 선간 전압 차이에 따라 Switching Sequence가 변하게 되는데 이러한 현상을 Commutation Failure라고 한다. Commutation을 일으키는 선간 전압이 부극성이 되기 전에 컨버터의 한 밸브로부터 다음 밸브로 Switching Sequence가 정상적으로 이동되지 않으면 Commutation Failure가 발생하게 된다. Commutation Failure가 발생되면 DC에서 AC로의 전력변환이 이루어지지 않게 되고, 인버터의 직류전압 극성이 부극성에서 정극성으로 바뀌게 되므로 큰 전류가 흐르게 되고 직류전류가 교류보다 크게 나타나게 되는 현상에서 Commutation Failure 현상을 검출할 수 있다. 일반적으로 Commutation Failure는 인버터 측에서 주로 발생하며, HVDC가 인버팅 모드로 동작 할 경우 소호각은 최소값 근처에서 운전되지만 교류계통에서 외란이 발생하게 되면 최소값 이하로 감소하게 되어 전력변환동작이 정지하게 되는 상황까지도 진전될 수 있다.



〈그림 2〉 Commutation Failure 발생시 전압파형 및 Thyristor Valve Switching 상태

##### 2.2 3상 지락고장시 Commutation Failure

그림 3은 교류회로에서 3상 지락고장시 Commuting Voltage 감소로 인한 인버터 소호각 변화를 그림으로 보여주는 것이다.



E : 선간 commutating 실효전압  
E' : 고장으로 감소된 선간 commutating 실효전압  
 $\alpha$  : 접호각  
 $\mu$  : 중첩각  
 $\gamma$  : 소호각  
 $\gamma'$  : 전압 감소로 인한 소호각  
 $\gamma_0$  : 밸브 turn-off에 필요한 소호각  
A : commutation 과정에 필요한 영역

〈그림 3〉 Commuting Voltage 감소로 인한 인버터 소호각 변화

일반적인 Symmetric한 계통 상황에서 Numerical한 방식을 통해 Commutation Failure를 발생시키는 전압강하분을 계산하는 식(1)은 아래와 같이 유도된다. 이를 통해 Commutation Failure가 발생하는 이론적인 전압 감소 시점을 알 수 있다.

$$\Delta V_{p-p} = 1 - \frac{I'_d}{I_d} \frac{(I_d / I_{dFL}) X_{cpu}}{(I_d / I_{dFL}) X_{cpu} + \cos \gamma_0 - \cos \gamma} \quad (1)$$

또한, Unsymmetric한 상황 하에서 계산하는 식(2)는 다음과 같다.


$$\Delta V_{p-p} = 1 - \frac{I'_d}{I_d} \frac{(I_d / I_{dFL}) X_{cpu}}{(I_d / I_{dFL}) X_{cpu} + \cos(\gamma_0 + \phi) - \cos \gamma} \quad or$$

$$\Delta V_{p-p} = 1 - \frac{I'_d}{I_d} \frac{X_{cpu}}{X_{cpu} + \cos(\gamma_0 + \phi) - \cos \gamma} \quad (2)$$


3상 지락사고에서 직접적인 전압감소 이외에도 Commutation Failure를 유발하는 요인으로는 Thyristor 임계 소호각, 운전 소호각, 변환용 변압기의 누설 인덕턴스, 시스템 전류증가 비율, 시스템 운전모드 등이 있다. 이 중에서 Thyristor 임계 소호각은 작을수록 Commutation Failure가 일어날 가능성이 낮아지고, Thyristor 운전 소호각은 커지면 커질수록 Commutation Failure가 일어날 가능성이 낮아진다. 교류 계통의 사고시에 Commutation Failure가 발생하였을 경우 계통의 상태에 따라 Thyristor 임계 소호각은 변동을 하게 된다. Commutation Failure가 일어나지 않는 임계 소호각은 일반적으로 제조회사에서 제공하고 있다. 하지만 계통상황에 따라 외란 발생시에 이를 제어하기 위하여 제조회사에서 제공된 소호각의 범위를 넘어서는 운전을 하기도 한다.

### 2.3 Simulation (PSCAD/EMTDC)


Commutation Failure와 리액턴스(계통 Impedance + HVDC 부가설비 Reactance) 값의 상관관계를 분석하기 위하여 제주 스마트그리드 실증단지 전류형 HVDC 계통연계 시스템을 이용하여 PSCAD/EMTDC Simulation을 실시하였다. 그림 4는 시뮬레이션을 한 결과로써 0.3초를 기준으로 0.1초 동안 인버터 AC 계통에 근거리 3상 지락고장이 발생한 경우이다. Commutation Failure가 발생한 상황에서 3상 AC 전압, DC 전류, DC 전압의 파형을 보여주고 있다.



(1) AC 전압




(2) DC 전류




(3) DC 전압

<그림 4> 3상 지락고장시 Commutation Failure 발생


그림 5는 도출된 시뮬레이션 결과를 이용하여 실증단지에 적용된 리액턴스(0.053H) 기준으로 그 값을 증감시켜 분석하였다. 아래에서 L=0인 경우 고장전의 정현파는 0.3초에 3상 지락고장이 시작되면 Commutation Failure가 발생되어 전압값이 0이 되고 고장 종료시간인 0.4초가 되면 바로 정현파로 복귀된다. L=0.053인 경우에는 고장 종료시간이 0.4초를 넘어서는 것을 확인할 수 있다. 즉 Commutation Failure 시간이 증가된 것이다. 마지막으로 L=1.053 까지 증가시켰을 때 시간은 더욱 증가되고 고장 이후 회복되는 과형도 왜곡현상이 심해지는 것을 확인할 수 있다. 결국, Commutation Failure 지속시간을 상세 분석하여 보면 리액턴스 값이 증가할수록 Commutation Failure 진행 시간은 점차 증가하고, 리액턴스 값이 작을수록 Commutation Failure 진행 시간을 줄일 수 있음을 알 수 있다. 따라서 실제 적용시에 계통 리액턴스를 적용 가능한 최소의 값을 선택함으로써 Commutation Failure가 일어날 가능성을 낮추어야 한다.



(1) L=0일 경우 a상 전압



(2) L=0.053일 경우 a상 전압



(3) L=1.053일 경우 a상 전압

<그림 5> 리액터스 값 변동시 Commutation Failure 파형

### 3. 결 론

Commutation Failure는 전력변환 손실증가, 보호계전기 정정, 교류 주파수 변동, 설비정지 등 여러 복잡한 문제를 야기할 수 있어 HVDC 시스템 설계시에 반드시 검토되어야 한다. 본 논문에서는 3상 지락고장시 Commutation Failure 이론적인 전압 감소시점에 대해 알아보았다. 이를 활용하여 0.3초를 기준으로 0.1초동안 지락고장을 지속시켜 3상 AC 전압, DC 전류, DC 전압을 시뮬레이션하고 리액턴스 값 변동을 통하여 Commutation Failure 지속시간에 대하여 분석하였다. 본 연구 결과의 Simulation 모델은 inductor bank나 capacitor bank 설치시에 Voltage Drop Magnitude 변화에 따른 Commutation Failure 발생 최소화를 위한 리액턴스 산출 등 불안정한 계통 상황을 가정한 실제 시스템 설계시 활용 가능한 자료가 될 것으로 보인다.

### [감사의 글]

본 연구는 2011년도 지식경제부의 재원으로 한국에너지 기술평가원(KETEP)의 지원을 받아 수행한 연구 과제입니다. (No. 20104010100590-11-1-000)

### [참고 문헌]

[1] EPRI, "High-voltage Direct Current Handbook", 1st Edition, 1994  
 [2] C.V.Thio, "Commutation failures in HVDC Transmission Systems", IEEE Transactions on Power Delivery. Vol. 11 No. 2, April 1996, pp.946~pp.9574  
 [3] E.Rahimi, "Commutation failure Analysis in HVDC Systems Using Advanced Multiple-Run Method", International Conference on Power Systems Transients(IPTS'05) in Montreal, Canada, June 19-23, 2005