Annual Conference of KIPS (한국정보처리학회:학술대회논문집)

  • 2011.11a
  • /
  • Pages.925-927
  • /
  • 2011
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

FPGA Design of Modified Finite Field Divider Using Extended Binary GCD Algorithm

확장 이진 GCD 알고리듬을 이용한 개선된 유한체 나눗셈 연산기의 FPGA 설계

  • Park, Ji-Won (Dept. of Computer Science Engineering, Anyang University) ;
  • Kang, Min-Sup (Dept. of Computer Science Engineering, Anyang University)
  • 박지원 (안양대학교 컴퓨터공학과) ;
  • 강민섭 (안양대학교 컴퓨터공학과)
  • Published : 2011.11.11
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 확장 이진 최대공약수 알고리듬 (Extended Binary GCD algorithm)을 기본으로 GF($2^m$) 상에서 유한체 나눗셈 연산을 위한 고속 알고리듬을 제안하고, 제안한 알고리듬을 기본으로 한 나눗셈 연산기의 FPGA 설계 구현에 관하여 기술한다. 제안한 알고리듬은 Verilog HDL 로 기술하였고, Xilinx FPGA virtex4-xc4vlx15 디바이스를 타겟으로 하였다.

Keywords