

고주파 스퍼터 시스템의 dv/dt 검출을 이용한 ARC 억제 기법에 관한 연구

남호준*, 반정현*, 김민영*, 한희민**, 김동성**, 김준석*
 인천대학교 전기공학과*, 이엔테크놀로지(주)**

A Study on the Arc suppression method using dv/dt detection of the High Frequency Sputtering System

HoJun Nam*, JungHyun Ban*, MinYoung Kim*,
 HeeMin Han**, DongSung Kim**, JoohnSheok Kim*
 Incheon University*, EN-Technologies Inc**

ABSTRACT

산업이 고도화 됨에 따라 박막 코팅에 대한 수요가 점차 증가하고 있으며 이에 따라 플라즈마를 이용한 마그네트론 스퍼터 시스템에 대한 수요 역시 증가하고 있다. 코팅 공정에서 가장 문제가 되는 것은 고압의 플라즈마 발생장치를 사용함으로써 야기되는 아크현상이라 할 수 있다. 따라서, 플라즈마 전원 장치의 핵심 기능 중의 하나는 아크 차단 성능이라 할 수 있으며 가능한 한 최소의 아크 에너지를 유지할 필요가 있다. 아크를 억제하는 방법은 최단 기간 내에 아크를 검지하여 출력을 차단함으로써 아크 발생에 필요한 에너지의 유입을 감소시키는 방법이 사용되고 있다. 본 연구에서는 아크를 검지하는 기존의 방식을 살펴보고 최단기간에 아크를 검지할 수 있는 새로운 형태의 검지 방식을 제안한다.

1. 서 론

플라즈마 스퍼터 시스템에서 아크가 발생할 경우 부하측으로 과도한 아크에너지가 전가되며, 아크 에너지가 클 경우 불필요한 불순물(Particle)을 발생시켜서 피코팅물(Substrate)에 증착됨으로써 박막제품의 불량률 발생시킨다. 또한, 이 과정에서 목표물 표면에 손상을 일으키고 손상된 표면으로 인해 연속적인 아크가 발생하는 원인을 제공한다. 따라서, 플라즈마 전원 장치의 핵심 기능 중의 하나는 아크 차단 성능이라 할 수 있으며 가능한 한 최소의 아크 에너지를 유지할 필요가 있다.

아크를 억제하는 방법은 최단 기간 내에 아크를 검지하여 출력을 차단함으로써 아크 발생에 필요한 에너지의 유입을 감소시키는 방법이 사용되고 있다. 기존의 아크 검출 방식은 크게 전압 혹은 전류의 크기를 검출하여 이를 기준 값과 비교하여 아크 유무를 판단하는 방식이 사용되고 있다. 그러나 기존 기법은 검출시간의 지연과 같은 문제로 인하여 경우에 따라 효과적으로 아크를 검출하지 못하는 문제가 발생한다.

본 연구에서는 기존 방식이 갖고 있는 문제점을 해결하기 위해 기존의 방식과 더불어 출력 전압의 시간적 변화 양을 이용하여 아크를 검출하는 방식을 부가적으로 사용함으로써 보다 빠르고 효과적으로 아크를 검출하는 방식을 개발하였다.

2. 기존의 기법을 개선한 아크제어 기법

2.1 출력전압을 이용한 아크검출 기법

일반적으로 플라즈마 상태에서 아크가 발생하면 방전상태를 이루기 때문에 전류는 상승하고 전압은 하강하는 특성을 가지고 있다. 그림1.은 전압의 크기 검출에 의한 아크 차단 동작에 대한 개요도를 나타낸 것이다. 아크 검출 기준전압은 통상적으로 30~200V 사이의 값으로 설정하며 아크가 발생하게 되면 전압이 급격히 감소하여 기준 전압이하가 된다. 이 시점에 아크 검지 신호를 발생시켜 출력을 차단하는 것이 일반적인 방식이다. 이러한 방식은 전류에 무관하게 아크를 검출하기 때문에 비교적 용이하게 응용할 수 있는 장점이 있으나, 고압의 출력 전압을 직접 검출해야하는 문제가 있다. 따라서, 절연을 통한 검출회로 및 고주파 잡음을 제거하기 위한 필터가 필수적으로 사용되며 이러한 복잡한 검출 회로로 인하여 종종 전압 검출의 시간적 지연이 발생하게 되고, 이러한 지연은 차단시간의 지연으로 연결되어 필요이상의 아크에너지가 공급되는 경우가 많게 된다. 그러나 이 방법은 아크 발생 시 확실한 아크검지가 가능하기 때문에 필수적인 아크 검출 요소로 응용되고 있다.




그림 1. 아크제어 파형(전압 검지 기법)

2.2 출력전류를 이용한 아크검출 기법

아크를 검출하는 또 다른 기법으로 출력전류를 이용하는 방식이 있다. 통상 전류의 크기를 단순 비교하는 방식이 일반적으로 사용되고 있다. 전류가 높은 상태에서 아크가 발생할 경우에는 빠른 아크 검출이 가능하지만 전류가 낮은 상태에서는 그림2.에서와 같이 검출까지 비교적 긴 시간이 걸리는 경우가 있다. 본 연구에서는 전류의 절대값을 이용하여 비교하는 방식과 더불어 전류의 단위시간당 상승분(ΔA)을 검출하여 아크 유

무를 판단하는 기법을 적용하였다. 이 방식에서는 저전류 동작에 대해서도 동일한 성능의 아크제어가 가능하며 전원장치 출력용량 내의 출력전류 범위에서 $2\mu\text{s}$ 이내의 아크검지 성능을 얻을 수 있다.




그림 2. 아크제어 파형(전류의 변화분 검지기법)

3. dv/dt 를 이용한 아크 검출 기법

앞에서 개선한 전압과 전류에 대한 아크검지 기법으로 모든 아크상태에 대한 검지와 차단성능은 구현되었지만, 보다 높은 품질의 박막을 개발하고 생산하기 위해서는 아크 에너지를 최소화하는 아크 검출 방식이 필요하다. 본 연구에서는 기존의 아크 검지 기법 이외에 보다 빠른 아크발생상태의 검지를 위해서 dv/dt 기법을 개발 하였다. 그림3.에서와 같이 아크가 발생할 경우 출력 전압이 빠르게 감소하게 되며 이때 전압의 시변화율(dv/dt)을 검출하면 보다 빠르게 아크를 검출하여 최소의 아크에너지를 유지한 상태로 아크를 차단할 수 있다. dv/dt 설정 레벨에 따라 아주 미세한 Soft Arc에 대해서도 발생 초기에 아크를 검지, 차단하여 빈번한 아크발생을 억제하고 Hard Arc로의 이행을 사전에 억제하는 역할을 함으로써 아크로 인한 파티클의 발생을 최소화하고 아크 에너지를 저감하는 효과로 인해 고품질의 박막을 구현할 수 있다. 이 검지 기법은 아크의 발생 시점에 아크검지가 가능하기 때문에 $0.4\mu\text{s}$ 이내의 검지 속도를 구현할 수 있다.




그림 3. 아크제어 파형(dv/dt에 의한 검지기법)

4. 기존의 전원장치와의 비교

그림4.에는 기존의 전압 검출형 아크 차단 성능이 도시되어 있다. 4Kw(309A, 13A) 출력 시에 약 $4\mu\text{s}$ 에서 아크가 검출되어 아크 차단이 이루어지며 이때 $13\text{mJ/KW} \sim 15\text{mJ/KW}$ 인 아크에너지가 발생하는 것을 볼 수 있다.



그림 4. 기존 전원장치의 아크 출력파형

그림5.에는 제안된 dv/dt 검출 기법을 통한 아크 차단 성능이 도시되어 있다. 그림4.와 동일 조건에서 $1\mu\text{s}$ 이내에 아크가 차단되며 $0.3\text{mJ/KW} \sim 0.5\text{mJ/KW}$ 인 아크에너지가 발생하는 것을 볼 수 있다. 기존의 방법에 비해 약 4배 이상의 차단시간 단축 및 30배 이상의 아크에너지의 감소 성능을 보이고 있다.



그림 5. 제안한 전원장치의 아크 출력파형

5. 결론

본 연구에서는 전압, 전류 크기 비교 및 전류 증가분 비교, 그리고 dv/dt 검출을 통한 복합형 아크 차단 방식에 대하여 연구하였다. 제안된 방식을 사용함으로써 고속으로 아크를 검지하여 이를 차단할 수 있으며 어떠한 경우에도 0.5mJ/KW 이하의 아크에너지를 갖는 우수한 아크 억제 성능을 구현 할 수 있다.

이 논문은 중소기업청의 중소기업 기술개발사업의 연구비 지원에 의하여 연구되었음.

참고 문헌

1. C.Y. Chan et al., "Deposition and properties of tetrahedral amorphous carbon films prepared on magnetic hard disks," J. Vac. Sci. Technol., A 19, 1606 (2001).
2. C.A. Nichols, S.M. Rossnagel, and S. Hamaguchi, "Ionized physical vapor deposition of Cu for high aspect ratio damascene trench fill applications," J. Vac. Sci. Technol., B 14, 3270 (1996).
3. J. Hopwood, "Ionized physical vapor deposition of integrated circuit interconnects," Phys. of Plasmas 5, 1624 (1998).