Binary CDMA기술을 적용한 공공무선망용 Guardian 모뎀 칩셋의 성능 분석

김용성*, 조진웅*, 서경학*
*전자부품연구원
yskim@keti.re.kr, chojw@keti.re.kr, paul_kseo@keti.re.kr

A performance analysis of guardian modem using binary CDMA technique for wireless public network

Kim Yong Seong*, Cho Jin Woong*, Seo Kyeung Hak*
*Korea Electronics Technology Institute

요 약

본 논문에서는 현재 연구 개발이 활발히 진행되고 있는 공공 무선망 서비스 제공을 위한 Binary CDMA기술이 적용된 Guardian 모뎀 칩셋에 대하여 알아 본 후, 무선 데이터 전송 시험을 통해 데이터 율과 SNR, BER, PER에 대한 성능을 분석한다.

1. 서 론

최근 상용화된 무선네트워크 기술인 Zigbee, WLAN, Bluetooth 기술을 이용하여 무선 공공서비스 분야에 접목하려는 시도가 많이 이뤄지고 있다. 그러나 현재 공공서비스 특성상 필수적으로 갖추어야할 보안 기능에 대한 요구 조건을 충족하지 못한 실정이며, 이러한 문제점을 해결하기 위해 국가 보안 기술인 ARIA 암호기술과 국내 무선 통신 기술인 Binary CDMA 기술을 접목한 Guardian 시스템이 대두 되었다. Guardian 시스템은 지자체나 행정복합도시, 그리고 신규 추진 중인 수도권도시에서 공공서비스 분야에서 무선 자가망 구축이 매우 용이하며, 유비쿼터스 흐름에 부합하도록 다양한 무선 공공서비스를 편리하게 제공할 수 있도록 무선 공공서비스 솔류션의 핵심 부품으로 사용될 예정이다.

본 논문에서는 프로토타입 버전으로 제작 완료된 Guardian SoC ASIC 칩셋에 대하여 살펴보고, SoC 칩셋을 이용한 무선 데이터 전송 성능을 측정하고, 향후 개선 및 진행 되어야할 방향을 도출해 본다.

2. 본 론

2.1 Guardian SoC 시스템



[그림 1] Guadian SoC 칩셋 블럭도

[그림 1]은 Guardian SoC 시스템 블록도를 나타내며, 보는 바와 같이ARM/AMBA 기반으로 구성된다. ARM/AMBA 플랫폼의 프로세서로는 저전력 내장형 RISC ARM926EJ-S 코어를 사용하였으며, AHB 시스템 버스와 APB 주변 장치 버스를 적용하였다. AHB 버스는 AHB 버스의 마스터를 결정하는 Abiter, 메모리영역을 디코딩하기 위한 어드레스 디코더, 프로그램 코드와 데이터를 저장하기 위한 내부 메모리, 외부 메모리의 내용을 내부 메모리에 매핑하기 위한 EMI (External Memory Interface)등으로 구성된다.

시스템 클럭은 칩 내부 PLL이 1MHz~30MHz 신호를 입력으로 받아서 내부 PLL을 통해 체배된후 요구 시스템 클럭에 맞게 셋팅하여 사용되며, 최대 내부시스템 클럭은 모드에 따라 132MHz을 사용할 수 있다. Guardian의 PHY 클럭은 시스템 클럭에 분주하는 동기 모드와 시스템 클럭과 완전히 별개인 비동기 모드를 지원한다. 즉, 시스템 클럭은 132MHz일 경우, PHY 클럭은 내부 분주회로를 통해66MHz/55MHz/ 44MHz/22MHz등으로 발생 시킬 수 있으며, 또한 비동기모드에서는 ~66MHz까지 임의의 클럭을 사용해도 된다.

소비전력을 최소화하기 위해 3가지 동작 모드(RUN, HALT, SLEEP)를 제공한다. Guardian SoC 시스템이 Host의 서브시스템으로 사용될 수 있도록 16-bit PCMCIA 슬래이브와 8/16/32비트 Local Bus 인터페이스를 지원한다. APB 버스에는 Timer와 Watch-Dog Timer(WDT)의 인터럽트 신호 발생 간격은 ARM 프로세서가 설정할 수 있게 하여 활용성을 높였다.

2.2 Guardian 모뎀

Guardian Modem은 송신부와 수신부로 구분되는데, [그림 2]와 같이 송신부는 프리엠블과 헤더, 페이로드 생성하는 프레임 생성블럭과 헤더체크섬, 페이로드 체크섬, 데이터 랜덤화를 위한 프로그래머블 랜덤화, 그리고 Binary CDMA 부호화기 및 QPSK 변조기, DQPSK, 16/32/64QAM +TCM 변조기등으로 구성된다. 특히 랜덤화기는 데이터의 암호화를 강화시키기 위해 사용되며, Binary CDMA 기반 Guardian Encoder는 유사직교 부호화 방식으로 기존 Binary CDMA 부호화 방식과 동일한 출력을 보인는 대신 복잡도를 현저하게 줄일수 있는 방법이다.



[그림 2] Guardian 모뎀 송신부 블록도

Guardian에 사용되는 Binary CDMA 부호화 기술은 기존 CACB/CDMA[1],[2],[3]보다 복잡도 측면에서 탁월하다. CACB/CDMA 부호화 기술은 [그림 3]과 같이 16개의 LUT에서 4개를 선택한 후 4개를 16비트 Shift register를 통해 하나씩 출력시키는 방식이다.



[그림 3] CACB/CDMA Binary CDMA 부호화 구조

그러나 유사직교 부호화 방식은 정보데이터와 비트 카운트 정보를 받아 유사직교 부호화 수식에 대입하면 자동으로 Binary CDMA 부호화된 코드를 순차적으로 발생시켜준다. 유사직교 부호화 수식은 아래와 같고, 두가지 방법으로 조합회로를 구성할 수 있다.

$$cb0(I) = b_0 \oplus (i_1 \wedge b_1) \oplus (i_0 \wedge b_2)$$
$$cb1(I) = b_3 \oplus i_2 \oplus (i_1 \wedge b_4) \oplus (i_0 \wedge b_5)$$
$$cb2(I) = b_6 \oplus i_3 \oplus (i_1 \wedge b_7) \oplus (i_0 \wedge b_8)$$
$$cb3(I) = b_0 \oplus b_3 \oplus b_6 \oplus i_3 \oplus i_2 \oplus (i_1 \wedge (b_1 \oplus b_4 \oplus b_7)) \oplus (i_0 \wedge (b_2 \oplus b_5 \oplus b_8))$$

$$C(I) = (-1)^{\overline{(cb0(I) \oplus cb1(I) \oplus cb2(I) \oplus cb3(I))} \,|\, (cb0(I) \wedge cb1(I)) \,|\, (cb2(I) \wedge cb3(I))} \quad Or$$
$$C(I) = (-1)^{\left\{ \begin{array}{l} [\overline{cb0(I)}|cb1(I)|\overline{cb2(I)}|cb3(I)] \wedge [cb0(I)|\overline{cb1(I)}|cb2(I)|\overline{cb3(I)}] \wedge \\ [cb0(I)|cb1(I)|\overline{cb2(I)}|cb3(I)] \wedge [cb0(I)|cb1(I)|cb2(I)|\overline{cb3(I)}] \end{array} \right\}}, 0 \le I \le 15$$

여기서, b0~b8은 입력 데이터 열이며, i0~i4는 I번째 코드열의 Binary 인덱스, C(I)는 16비드 코드 출력의 I번째 값을 의미한다. 이 수식을 이용한 유사직교 부호화 발생기는 CACB/CDMA 부호화와 동일한 출력을 나타내며, 단순히 조합회로만을 이용하여 확산코드를 발생하기 때문에 복잡도가 현저히 낮다고 볼 수 있다. 이 수식을 이용하여 부호화기를 구성해 보면 [그림 5]와 같이 구성된다.



[그림 5] 유사직교 부호화기 블럭도

또한 ASIC 칩 설계시 사용되는 Gate 면적을 살펴

보면 CACB/CDMA 부호화기는 16비드 시프트레지스터 4개를 사용하기 때문에 64비트의 F/F이 사용되기 때문에 면적이 매우 크다. [표 1]에는 CACB/CDMA 부호화 방법과 유사직교 부호화 방법을 이용한 ASIC 설계시 소요면적을 나타내고 있다.

[표 1] Binary CDMA 부호기 소요면적

SMIC 0.13공정			CACB/CDMA		유사직교 CDMA	
	size(um x um)		사용개수	사용면적	사용개수	사용면적
F/F	3.69x9.93	36.6417	64	2345.0688	0	0
XOR	3.69x3.22	11.8818	10	118.818	21	249.5178
AND	3.69x1.84	6.896	0	0	10	67.896
OR	3.69x1.84	6.896	0	0	2	13.5792
Inverter	3.69x0.92	3.3948	1	3.3948	2	6.7896
총 소요면적				2467.2816		337.7826

총 소요 면적을 살펴보면 CACB/CDMA는 약 2467 um^2이고, 유사직교 CDMA는 338um^2이다. 즉, 유사직교 CDMA를 사용할 경우 CACB에 비해 면적이 1/7로 현저히 줄어들었다.

수신부에서는 [그림 6]과 같이 DC 옵셋 제거기, AGC, 주파수 옵셋 제거기, 위상옵셋 제거기, 타이밍 동기, 프리엠블 상관기, Binary CDMA기반 Guardian 복호화기, DFE, TCM 복호화기, 디스크램블러 등등으로 구성된다.



[그림 6] Guardian 모뎀 수신부 블럭도

아날로그 입력신호는 아날로그-디지털 변환기 (ADC: Analog to Digital Converter)를 거쳐 10비트의 디지털 신호로 변환이 되며, 입력신호의 직류 (DC: Direct Current) 옵셋을 보정해 주는 DC 보상 블록을 거치게 되도록 설계하였다. DC 성분이 제거된 신호는 자동 이득 제어 (AGC: Automatic Gain Control)를 거쳐 신호 레벨이 일정하게 되었다. 일정 레벨의 수신신호는 롤 오프 인자 (ROF: Roll-off Factor)가 0.3인 정합필터 (MF: Matched filter, Square Root Raise Cosine filter)을 거친 후 원하는 심볼을 추출하기 위해 보간하였다. 주파수 추정은 수신데이터의 프리엠블 구간에 존재하는 반송파 성분을 CAZAC의 상관 특성을 이용하여 수신신호에 포함된 반송파 성분을 측정한 후 수신신호에 곱함으로써 반송파 성분을 제거하였다. 주파수 추정기에서 발생한 오차 성분의 잔여 캐리어와 위상 옵셋은 결정 궤환 등화기 (DFE : Decision Feedback Equalizer)와 위상 고정 루프 (PLL: Phase Locked Loop)가 추적하여 제거하였다. DFE는 9개의 전치 (FF: Feedforward) 탭과 5개의 후치 (FB: Feedback) 탭으로 구성하였으며 채널에서 발생한 다중 경로 성분을 제거하였다.

상관기에서 프리엠블과 헤더가 검출된 후 정진폭 변환방식에 의해 변환된 데이터를 복원하는 유사직교복호기 최종 데이터를 역 스크램블러와 프레임 검사 부호 (FCS: Frame Check Sequence)를 거쳐 데이터 링크 계층에 전달되도록 설계하였다. RF의 수신 전력을 제어하는 RX_AGC는 ADC을 거친 8비트 디지털 신호의 레벨을 검출하여 수신부가 검출 가능한 ADC 입력 레벨을 갖도록 RF의 수신 이득을 조절한다. 이때 LNA와 VGA를 빠른 시간내에 조절한다. Guardian 모뎀은 표준화된 Koinoina와 동일한 대역을 사용할 수도 있고, 대역폭을 줄이거나 늘리는 것이 매우 자유롭다. 이때 LPF의 Cutoff 주파수가 달라지기는 하지만 최신 RF 칩셋들은 LPF의 Cutoff 주파수를 여러 가지 모드로 제공하기 때문에 Register셋팅만으로 쉽게 변경 가능하다. [표 2]는 각종 PHY 클럭에 맞는 채널 B/W이며, 3dB Cutoff 주파수는 심볼/칩레이트 * 1.3이다.

[표 2] PHY클럭종류 및 채널 B/W

외부클럭	22	22	22	22	22
시스템클럭	120	110	88	66	44
PHY클럭 (내부분주사용시)	66	55	44	33	22
심볼/칩레이트	16.5	13.75	11	8.25	5.5
채널 B/W	22	18	16	12	8

2.3 Guardian SoC RF 통신시험

Guardian SoC 칩셋과 2.4GHz RF 칩셋이 실장된 Guardian 무선통신 시험 보드를 이용하여 RF 전송 시험을 한 결과 [표 3]과 같은 결과를 나타냈다. 시험 조건으로는 Superframe 길이를 20ms로 고정하고, Beacon주기를 1ms, CSMA/CA 구간을 3ms, CTA구간을 16ms로 나눈 후, CTA 구간을 Master TX 8ms, Slave Tx를 8ms로 설정하고, 1:1 네트워킹을 구성한 후 Payload길이와 RATE를 변경해 가

면서 MAC 단의 Throughput를 측정하였다.

[표 3] RATE 및 PHY클럭별 MAC Throughput

PHY클럭(MHz)	66	55	44	33
심볼/칩레이트(Mcps)	16.5	13.75	11	8.25
채널 B/W(MHz)	22	18	16	12
RATE1(100B,Kbps)	303x2	260x2	216x2	130x2
RATE2(300B,Kbps)	989x2	742x2	618x2	494x2
RATE3(900B,Kbps)	2917x2	2187x2	1823x2	1458x2
RATE4(1700B,Kbps)	5487x2	4801x2	3429x2	2743x2
RATE5(1700B,Kbps)	8917x2	7545x2	5487x2	4115x2
RATE6(1700B,Kbps)	11660x2	9603x2	7545x2	5487x2
RATE7(1700B,Kbps)	13718x2	11660x2	8917x2	6859x2

또한 [표 4]와 같이 RF 연동 시험시 PHY 클럭을 44MHz, 페이로드 길이를 1024Byte, 기준 PER(Packet Error Rate)이 8%이하를 기준으로 했을 때, 각 RATE별로 필요한 최소 SNR과 최소 수신전력이 얼마인지를 [표 4]와 같이 측정하였다. RATE1,2에서는 기존 FPGA 상태에서 시험했던 결과에 비해서 약 2~3dB정도의 성능열하가 발생하였다. 이는 ASIC 칩을 이용한 개발 보드에서 88MHz의 시스템 클럭 성분이 아날로그 신호에 간섭을 일으켜서 페이로드 중간에 Noise 성분이 발생하는 것으로 판명되었다. 또한 RATE8의 경우에는 64QAM +TCM 방식의 변조기를 사용하나, RF 보드의 원인으로 모든 패킷의 페이로드 부분에서 에러가 발생하였다.

[표 4] RATE별 필요 RSSI 및 SNR

RATE	Paylod 길이	최소 RSSI	필요한 최소 SNR	측정 PER	변조방식
RATE1	100Byte	-87dBm	8dB	1%이하	Binary CDMA1 +QPSK
RATE2	300Byte	-87dBm	9dB	3%이하	Binary CDMA1 +QPSK
RATE3	900Byte	-85dBm	10dB	4 %이하	Binary CDMA3 +QPSK
RATE4	1700Byte	-84dBm	11dB	2%이하	Binary CDMA4 +QPSK
RATE5	1700Byte	-82dBm	14dB	3%이하	DQPSK
RATE6	1700Byte	-80dBm	17dB	1%이하	16QAM+TCM
RATE7	1700Byte	-77dBm	20dB	1%이하	32QAM+TCM

3. 결 론

본 논문에서는 최근 연구 개발이 활발히 진행중인 공공 무선 보안 데이터 통신을 위한 Guardian SoC 칩셋에 대하여 살펴 보고, Guardina에 사용되는 무선 모뎀블럭에 대한 기능과 RF 연동시 전송 RATE별 MAC 데이터율을 관찰하였다. 향후에는 ASIC 시험 보드를 재작업하여 RATE1, RATE2의 성능을 향상시키고 또한 시험 환경을 열악 환경인 산업 현장, 방해물이 밀집한 지역, 전파간섭이 많은 지역에서 무선 송수신 실험을 진행 할 예정이며, 이 때 수신부의 성능을 향상시킬 수 있는 적절한 파라미터 셋팅값을 선택하여 사용함으로써 원할한 무선 통신이 가능토록 설계 보완 할 예정이다.

참고문헌

[1] 홍대기, 강성진, 주민철, 김용성, 서경학, 조진웅, "정 진폭 다중 부호 이진 직교 변조," 한국통신학회 논문지, 제30권, 3C호, pp. 69-76, 2005. 3

[2] (주)카서,"다위상 CDMA 변/복조 방법 및 그 장치", 특허, 2001년

[3] T. H. Wu and E. Geraniotis, "CDMA with multiple chip rates for multi-media communications," in Proc. Information science and systems, pp.992- 997, 1994.

[4] I. Chih-lin and R. D. Gitlin, "Multi-code CDMA wireless personal communications networks," in Proc. ICC'95, pp. 1060-1064, Seattle, June 1995.

[5] T. Wada, T. Yamazato, M. Katayama and A. Ogawa, "A constant amplitude coding for orthogonal multi-code CDMA systems," IEICE Trans. vol. E80-A, no. 12, pp.2477-2484, Dec. 1997.