

SnAg 솔더를 이용한 Cu TSV의 수명예측에 관한 연구

Study of life prediction of Cu TSV with SnAg solder

*송차규¹, #좌성훈¹, 최진영¹, 이행수²

*C. G. Song¹, #S. H. Choa(shchoa@snut.ac.kr)¹, J. Y. Choi¹, H. S. Lee²

¹ 서울산업대학교 NID 융합기술대학원, ² 울산과학기술대학교 디지털기계학부

Key words : MCP, Through Silicon Via, fatigue life prediction

1. 서론

TSV를 이용한 MCP 기술은 여러 개의 기관 혹은 다른 종류의 칩들이 적층 형태로 패키징 되는 것이다. 배선의 수가 증가하고 칩의 크기가 작아짐에 따라 열팽창계수의 차이에 따른 열 기계적 피로 파괴 등이 발생할 가능성이 많다. 특히, 비아의 재료로써 전기적 손실을 최소화하기 위하여 사용되는 구리로 인한 신뢰성 문제가 야기될 수 있다. 그 중에서도 비아와 비아를 접합하는 부분에서의 구리와 솔더의 열팽창계수의 차이로 인한 피로 파괴가 발생할 우려도 있다. 따라서 TSV 공정 중에 열에 의해 발생하는 피로는 소자의 신뢰성 및 수명에 큰 영향을 미친다. 이처럼 TSV의 신뢰성 문제에 대한 우려가 커지고 있는데 반하여 해당 분야의 연구는 매우 제한적으로 이루어지고 있는 실정이다[1]. 한편, 최근에 유한요소해석을 이용하여 공정 중에 발생할 수 있는 응력에 대한 연구가 진행되었다[2].

본 논문에서는 TSV 기술을 이용한 MCP의 수명에 영향을 미치는 비아의 크기, filling material 유무에 따른 경우에 대하여 여러 가지 경우에 따른 피로 파괴의 가능성과 취약점을 분석함으로써 향후 TSV 기술을 이용한 MCP 패키지 개발의 방향을 제시하고자 하였다.

2. 해석 조건

본 연구에서는 비아 홀의 크기 변화에 대한 열 피로 현상과 filling material의 유무에 따른 수명을 예측하기 위해 유한요소해석 프로그램인 ANSYS를 사용하였다. Fig. 1과 같이 8층의 실리콘 레이어를 가진 3차원 TSV 모델(1/4)을 구성하였으며 전체 모델 중 두 개의 비아 홀을 포함하는 3층의 국부 모델만을 적용하였다. 또한, 피로 수명 예측을 위한 Coffin-Manson 모델에 소성 변형률을 적용하여 이론적 피로 수명을 예측하였다. 열 피로 해석 모델에 적용된 열 사이클 조건은 -40℃에서 125℃로 각 300 초씩 상승, 유지, 감소, 유지를 반복하는 4 단계로 이루어졌고, 물성치는 여러 논문에서 제시된 대표값을 선택 하였으며, 열 피로로 인한 취약점으로 예상되는 솔더의 재료는 가장 일반적으로 사용되는 Sn-3.5Ag로 선택하였다[3-4].

3. 해석 결과 및 검토

3.1 비아 크기에 따른 열 피로 수명 비교

Fig. 2는 비아의 크기에 따른 소성 변형률의 차이를 나타낸 그래프이며, Fig. 3은 같은 조건에서의 예상되는 수명을 나타낸 그래프이다. 국부 모델에서 비아의 피치는 200μm로 고정된 상태에서 비아의 크기를 5μm에서 80μm까지 5μm 단위로 증가시켜 본 결과, Fig. 3이 나타내는 것과 같이 비아의 크기가 40μm 이하인 경우에 수명 면에서 월등히 나은 결과를 보인다는 것을 알 수 있다. 특히, 40μm에서 45μm로 증가할 때에는 소성 변형률이 급격히 상승하는 것을 볼 수 있다. 이는 소성 변형이 발생하고 있음을 시사한다. Fig. 2에서 보이듯 40μm를 기준으로 구간을 나누었을 때, A 구간에서는 Fig. 4(a)의 A 지점과 같이 구리패드와 솔더의 계면에서 파단이 발생할 가능성이 크다. 이는 구리패드와 솔더의 열팽창계수의 차이로 인한 반복적인 열 변형 차이로 인한 것으로 볼 수 있다. 그러나 Fig. 2의 B

구간에서는 Fig. 4(b)의 B 지점과 같이 구리 패드와 구리 비아 사이의 경계면에서 소성 변형률이 가장 크게 나타난다. 이는 열에 의한 변형이 상대적으로 자유로운 구리 패드에 비하여 작은 열팽창계수를 가진 실리콘으로 둘러싸여있는 비아에서 소성 변형이 급격히 일어나게 되는 것이다. 소성 변형은 항복 응력을 넘어서게 되며 시작되고, strain-stress 커브에서 알 수 있듯이 응력 면에서는 큰 변화를 보이지 않으나 재료 자체의 성질은 계속 변화하게 되므로 불안정한 상태가 된다. 따라서 소성 변형을 급격히 일으키게 되는 크기의 구조는 피하여 설계해야 할 것이다. 그러므로 이와 같이 유한요소해석을 이용하여 주변 패키지와 피치의 영향으로 변형률이 커지게 되는 경우를 예측한 후에 이러한 조건은 가급적 피하여 설계하는 것이 TSV 구조의 수명을 연장시키기 위한 중요한 요소가 될 것이다. 또한, 소성 변형을 급격히 일으키게 되는 구조에서도 수명을 증가시키기 위해서는 솔더와 구리 패드의 열팽창계수의 차이를 최소화 하는 것이 구리 패드와 솔더의 계면에서의 수명을 연장하기 위한 가장 큰 요인이 될 것이다.

3.2 Filling material의 유무에 따른 수명 예측

본 연구에서는 유한요소해석을 이용하여 실리콘 레이어 사이에 솔더와 구리 패드를 감싸고 있는 filling material의 유무가 열 피로에 미치는 영향을 알아보았다. Fig. 5와 같이 filling material이 있는 경우, 구리 패드 부분의 솔더와의 계면(A 지점)에서 소성 변형률이 크게 나타난다. 이는 filling material과 솔더, 구리 패드의 물성, 부피 등의 복합적인 영향에 의하여 구리 패드에서 변형률이 큰 것으로 보인다. 솔더나 구리보다 열팽창계수가 더 큰 filling material이 구리 패드의 안쪽으로 변형을 일으키며 구리 패드와 솔더의 변형을 막게 된다는 것을 알 수 있다. Filling material이 없는 경우에는 솔더 부분(B 지점)에서 소성 변형률이 크게 나타남을 알 수 있었다. 이는 구리보다 열팽창 계수가 큰 솔더의 변형이 구리 패드의 변형보다 심해지기 때문이다. 따라서 filling material을 사용하지 않도록 설계를 하게 된다면, 가급적 적은 열팽창계수를 가진 솔더를 선택해야 할 것이다. 또한, filling material은 구리 패드와 솔더의 변형 량이 크게 증가하는 것을 방지하여 TSV 구조의 수명을 늘리는 위하여 꼭 사용 되어야 함을 보여준다.

4. 결론

본 논문에서는 TSV를 이용한 MCP 패키지 개발 시 발생할 수 있는 열 기계적 및 피로파괴 신뢰성 문제와 그 수명을 예측하기 위하여 유한 요소 해석이 이루어졌다.

- 열 피로 해석을 통하여 구리 패드와 솔더의 계면에서 소성 변형률이 크게 나타나며 이 부분에서 파단이 일어날 가능성이 높다고 볼 수 있다.

- Filling material은 TSV 구조의 전체적인 변형률을 감소시켜 피로를 최소화함에 따라 TSV 구조의 수명을 증가시키는 데에 필수적이다.

결론적으로, 피치의 크기가 클 경우에는 소성 변형을 일으키기 전의 구간의 구조를 선택해야 할 것이며, 특히, 소성 변형을 일으키지 않은 구간에서는 구리 패드와 솔더의 계면의 피로를 최소화 하기 위하여 구리와 솔더의

열팽창계수의 차이를 최소화 할 수 있는 솔더를 선택하는 것이 수명 연장을 위해 가장 중요할 것이다.




Fig. 1. 3-dimensional model of finite element model (1/4) and local model




Fig. 2 Plastic strain of TSV structure with different size of via






Fig. 3 Expected life of TSV structure with different size of via



(a) The case of less than 40μm via



(b) The case of more than 45μm via
Fig. 4 Plastic strain distribution




Fig. 5 Plastic strain distribution according to the existence of filling material

후기

본 연구는 지식경제부, 산업기술연구회의 협동연구사업 일환인 "차세대 반도체 MCP 핵심기술 개발 사업"의 지원에 의한 것입니다.

참고문헌

1. Kamukura, "Assembly and Packaging", ITRS winter conference, 2007.
2. M. C. Hsieh et al., "Effects of Geometry and Material Properties for Stacked IC Package with Spacer Structure", EuroSimE Conf., 1-6, 2009.
3. Hsieh, M. C., Yu, C. K., "Thermo-mechanical Simulations For 4-layer Stacked IC Packages", EuroSimE conference, 1-7, 2008.
4. Karmarkar, "Performance and Reliability Analysis of 3D-Integration Structures Employing Through Silicon Via (TSV)", IRPS, 682-687, 2009.