

## SGOI 기판을 이용한 1T-DRAM에 관한 연구 Performance of capacitorless 1T-DRAM cell on silicon-germanium-on-insulator (SGOI) substrate

정승민, 오준석, 김민수, 조원주  
Seung-Min Jung, Jun-Seok Oh, Min-Soo Kim, Won-Ju Cho

광운대학교  
Kwangwoon University

**Abstract :** A capacitorless one transistor dynamic random access memory (1T-DRAM) on silicon-germanium-on-insulator substrate was investigated. SGOI technology can make high effective mobility because of lattice mismatch between the Si channel and the SiGe buffer layer. To evaluate memory characteristics of 1T-DRAM, the floating body effect is generated by impact ionization (II) and gate induced drain leakage (GIDL) current. Compared with use of impact ionization current, the use of GIDL current leads to low power consumption and larger sense margin.

**Key Words :** capacitorless 1T-DRAM, silicon-germanium-on-insulator (SGOI), impact ionization, gate induced drain leakage (GIDL)

### 1. 서 론

계속되는 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 이를 해결하기 위하여 SOI 기판을 이용한 1T-DRAM 기술이 제안되었다. 1T-DRAM은 기존 DRAM의 캐퍼시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써, 소자 집적화에 구조적인 이점을 가지고 있다. 또한 SGOI 기판을 이용하여 소자를 제작하면, 상부실리콘층과 SiGe 버퍼층간의 격자상수 차이로 인한 캐리어 이동도의 증가를 기대할 수 있다.

본 연구에서는 SGOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 GIDL 전류를 이용해 구동방법에 따른 메모리 특성을 평가 및 비교해보았다.

### 2. 결과 및 토의

1T-DRAM은 Ge 농도가 10%, 상부실리콘층과 SiGe 버퍼층, 매몰산화층이 각각 10 nm, 100 nm, 270 nm 인 SGOI 기판 위에 제작되었다. 열적으로 성장시킨  $\text{SiO}_2$  5 nm를 게이트 절연막으로 사용하였으며, LPCVD 방법으로 증착한 고농도의 n-type 다결정 실리콘 100 nm를 게이트 전극으로 사용하였다. 다음으로 플라즈마 도핑방법을 이용하여 소스/드레인을 형성하였다. 그 후 금속 열처리를 통해 소스/드레인 접합을 활성화를 시켰으며, 후속 열처리를 통해 상부실리콘 층과 게이트 산화막 사이의 계면상태를 개선하였다.

제작된 소자는 높은 구동전류와 102 mV/dec의 Subthreshold Swing 값을 보였다. 프로그래밍 방법에 따른 메모리 특성을 비교하기 위해, impact ionization과 GIDL 전류를 이용하였다. 그 결과, GIDL 전류를 이용했을 때 sense margin이 개선되었으며, 쓰기동작 시 적은 드레인 전류를 필요로 하기 때문에 낮은 소비전력을 기대할 수 있다.

### 감사의 글

이 논문은 2010년도 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임 (No.2010-0015380)

### 참고 문헌

- [1] T. Mizuno, N. Sugiyama, T. Tezuka, T. Numata, and S. Takagi, IEEE Trans. Electron Devices, Vol. 50, No. 4, p. 988, 2004.
- [2] E. Yoshida, and T. Tanaka, IEEE Electron Device Lett., Vol. 53, No. 4, p. 692, 2006

† 교신 저자) 조원주, e-mail: chowj@kw.ac.kr, Tel: 02-940-5163  
주소: 서울시 노원구 월계1동 광운대학교 전자재료공학과