

SONOS 플래시 메모리의 구조에 관한 특성연구

양승동¹, 오재섭², 박정규¹, 정광석¹, 김유미¹, 윤호진¹, 이가원¹

Seung-Dong Yang¹, Jae-Sub Oh², Jeong-Gyu Park¹, Kwang-Seok Jeong¹, Yu-Mi Kim¹, Ho-Jin Yun¹ and Ga-Won Lee¹

¹충남대학교, ²나노종합팩토리

¹Chungnam National University, ²National Nanofab Center

Abstract : In this paper, the electrical characteristics of Fin-type SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) flash memory and Planar-type SONOS flash memory are analyzed. Compared to the Planar-type SONOS device, Fin-type SONOS device shows a good short channel effect immunity. Moreover, memory characteristics such as P/E speed, Endurance and Retention of FinFET SONOS flash are better than that of conventional Planar-type SONOS flash memory.

Key Words : SONOS, FinFET, Endurance

1. 서 론

최근 반도체 소자의 크기가 나노크기로 축소화 되고 있으며, 기존의 평판채널 MOS 소자는 소자 크기 축소화에 있어 문제점을 보이고 있는데 [1], 플래시 메모리 분야에서도 이러한 문제점을 갖고 있다. 플래시 메모리 분야에서 현재 대부분 사용되는 부유 게이트 플래시 메모리는 소자가 축소화 되면서 터널 산화막의 두께가 얇아져 전하 누설에 의한 소자 신뢰성에 문제를 일으키게 된다 [2]. 이러한 문제를 해결하기 위해 새로운 개념의 메모리 소자 연구개발이 활발히 진행되고 있는데, 그 중 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 구조를 이용한 반도체 소자가 최근 가장 각광을 받고 있다 [3]. 또한 이런 SONOS 구조의 플래시 메모리에서 저장 용량의 증가 및 성능 개선을 위해 채널을 3차원으로 제어하여 2차원 구조보다 훨씬 크기를 줄이는 연구가 이루어지고 있고 [4], FinFET 구조의 경우가 대표적인 예라 할 수 있다. 따라서 본 논문에서는 FinFET SONOS와 Planar SONOS 메모리를 제작한 후 전기적 특성을 비교 분석 함으로써, Planar 타입 SONOS 플래시 메모리의 성공적인 비례 축소 가능성을 고찰 하고자 한다.

2. 결과 및 토의

본 논문에서는 FinFET 타입과 Planar 타입을 갖는 SONOS 메모리를 제작하였고, FinFET 타입 SONOS 플래시 메모리의 성공적인 비례 축소 가능성을 고찰하기 위해 단위소자 및 메모리의 전기적 특성을 비교 분석하였다. FinFET 소자의 경우 Planar 소자에 비하여 DIBL(drain induced barrier lowering)이 현저히 낮으면서 SCE(Short Channel Effect)에 의한 소자 특성 변화가 작음을 확인 하였다. 더욱이 sub-threshold slope 및 구동전류 (On current)도 우수함을 확인했으며, 특히 메모리 특성의 경우 우수한 SCE immunity 특성으로 인해 P/E Speed 및 data retention 특성의 열화를 보이지 않음을 알 수 있었다. 향후 더 작은 FinFET 타입 소자의 추가적인 연구를 통하여 소자의 특성 분석이 필요하지만 본 연구에서는 FinFET 타입의 소자가 향후 메모리 분야에 적용 가능하며 메모리 특성 또한 매우 우수함을 확인하였다.

감사의 글

이 논문은 2009년도 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업(No. 2009-0068143) 및 지식경제부와 한국산업 기술재단의 전략기술 인력양성사업으로 수행된 연구결과임.

참고 문헌

- [1] L. Chang, et. al., "Extremely Scaled Silicon Nano-CMOS Devices" Proc. of the IEEE, 91, 11, p. 1860 (2003).
- [2] The International Technology Roadmap for Semiconductors (ITRS), Table 38a, 38b (2001).
- [3] 김정우, 김문경, 이조원, "SONOS형 나노 플래시 메모리", 물리학과 첨단기술, 2004년 6월 제13권 6호
- [4] S. Tiwari et al., Appl. Phys. Lett. 68, 1377 (1996)

† 교신저자) 이가원, e-mail: gawon@cnu.ac.kr, Tel:042-821-5666
주소: 대전 유성구 공충 220번지 충남대학교