

지문인식 세션화 알고리즘의 하드웨어 구현

우연희*, 하미나*, 정승민*

*한신대학교

A Hardware Implementation of Fingerprint Identification Thinning Algorithm

*Yun-Hee Woo, *Mi-Na Ha, *Seung-Min Jung

*Hanshin University

E-mail : foverjesus@naver.com, mina-0106@cyworld.com, jasmin@hs.ac.kr

요 약

본 논문에서는 32비트 명령어축약 형 마이크로프로세서를 적용하는 지문인식시스템에서 알고리즘 처리시간의 40%를 점유하는 세션화 단계를 위한 효율적인 하드웨어 구조를 제안하였다. 세션화는 특정 사이즈의 윈도우 마스크를 적용하여 같은 연산을 반복적으로 처리하는 점에 착안하여 이를 소규모의 하드웨어에서 처리함으로써 고성능 마이크로프로세서의 연산부담을 덜고 처리속도 향상을 얻을 수 있다. 본 연구에서는 HDL을 이용하여 RTL 수준으로 설계한 뒤 시뮬레이션 결과와 기존의 알고리즘 처리결과를 비교하였다.

ABSTRACT

This paper proposes an effective hardware scheme for thinning stage processing of a fingerprint identification algorithm based on minutiae with 40% cycle occupation of 32-bit RISC microprocessor. The thinning step is needed to be processed by hardware block, because it is performed repeatedly by processing the same operation using an image window masking method. It can reduce the burden of the system and improve speed. The hardware is implemented by HDL and simulated. The result is compared with a conventional one.

키워드

세션화, HDL, 로직설계, 지문인식알고리즘, 프로세서

1. 서 론

지문은 다른 생체정보와 비교하였을 때 고유성, 불변성, 생체정보채취의 용이성과 인식성능 등에서 우수한 특성을 가지고 있다. 이로 인해 지문인식은 다양한 보안 분야에서 다른 생체정보를 이용하는 방식보다 널리 이용되고 있으며, 생체인식 시장에서 차지하는 비중 역시 높다[1].

지문인식 시스템은 그림1과 같이 32 bit 이상의 고성능 마이크로프로세서를 내장[2], 혹은 외장[3] 탑재하여 알고리즘을 처리하도록 구현되어 있다.




그림 1. 기존 지문인식 시스템 구성도




그림 2. 특징점기반 지문 인식의 알고리즘의 흐름도

그림 2는 특징점기반 지문 인식의 알고리즘의 각 처리 단계를 나타낸다. 세선화(Thinning) 단계에서는 그림 3의 용선 추출 영상과 같이 두꺼운 영상을 한 픽셀 두께를 갖도록 용선을 세선화 한다. 그림 4는 ARM 에뮬레이터를 이용하여 수행한 알고리즘 처리결과를 나타낸다[3]. 알고리즘의 단계별 마이크로프로세서 사이클 수를 비교해보면 세선화가 점유하는 비율이 전체 40%이다.

본 연구에서 제안하고자 하는 부분은 40% 마이크로프로세서를 점유하고 있는 세선화 단계가 전체 이미지 픽셀을 스캔하면서 지극히 단순한 루틴을 반복적으로 수행하고 있다는 점에 착안 이 두 과정을 소프트웨어 적으로 32-bit 마이크로 프로세서에서 수행하지 않고 하드웨어 적으로 처리하기 위한 전용 연산 하드웨어 블록을 개발하고자 하는 데 있다.



원영상 => 용선 추출 영상 => 세선화 영상

그림 3. 가보필터 및 세선화 결과

II. 세선화 알고리즘

세선화 단계는 두꺼운 영상을 선을 가늘게 하며 두 번째 단계의 각각의 굵고 가는 용선 부분을 하나의 Pixel(픽셀) 값의 일률적 선으로 표시하는 단계이다. 병렬적 처리 방법은 현재의 처리 결과가 과거나 미래의 처리 결과에 전혀 영향을 받거나 미치지 않는 것으로써 추가적으로 대상 화상

크기만큼의 버퍼가 필요하며, 현재의 관심 화소(pixel)에 대한 처리 결과를 버퍼에 저장하는 식으로, 전체 화상에 대한 한 차례의 처리가 모두 끝난 다음 버퍼에 저장되어 있는 처리 결과를 원래의 대상 화상 위에 덮어 쓰게 된다. 그림 5은 세선화 알고리즘 중 2차 병렬 세선화 방법을 이용한 Zhang Suen 세선화 알고리즘이다[4.5].




그림 4. 알고리즘 각 단계별 마이크로프로세서 사용 점유율 선행연구결과 (ARM7TDMI기반 ARM emulator 수행결과)




그림 5. Zhang Suen 세선화 알고리즘

Zhang Suen 세선화 알고리즘에서 경계점들의 삭제에 위한 조건은 다음과 같다. 이미지 픽셀 중심은 픽셀에 이어야 한다. 그림 5의 1번에서는 중심 픽셀을 기준으로 주위 픽셀의 검은 픽셀의 개수가 2~6개인 픽셀을 검사한다. 2번에선 주위 8개의 픽셀의 connectivity가 1인 픽셀을 검사한다. connectivity란 주위 픽셀에 연결되어 있는지를 알 수 있는 숫자로 주변 픽셀이 검정→흰색 아니면 흰색→검정색으로 변하는 개수를 말한다. 3번은 p2, p4, p6 중의 적어도 하나는 흰색 픽셀일 조건이고 4번은 p4, p6, p8 중의 적어도 하나는 흰색 픽셀일 경우이다. 이 네 가지 조건에 모두 만족하는 픽셀을 모두 삭제한다. 다음은 1~2, 5~6을 적용시키고 표시된 점들을 삭제한다. 조건 중에서 하나라도 만족하지 못한 경우가 있으면

삭제되지 않는다.

III. 세션화 알고리즘의 하드웨어 구현

본 논문에서는 Zhang Suen 세션화 알고리즘의 각 단계의 연산과정을 그림 6에서와 같이 하드웨어 기술언어(HDL)을 이용하여 RTL 수준에서 구현하였다. 그림 7은 설계된 세션화 블록의 동작 결과를 나타낸다. 원 이미지는 이진화 단계까지는 PC상에서 MFC를 이용하여 처리한 결과를 RTL 설계 블록에 입력으로 적용하였다. 처리결과 세션화를 효과적으로 얻을 수 있음을 확인하였다.

본 논문의 결과 전체 사이클 수가 최대 40% 까지 줄어들게 됨으로써 더 이상 많은 게이트를 차지하고 전력소모가 많은 고성능의 32-bit 마이크로프로세서 대신 16-bit 이하의 저전력 소형 마이크로프로세서를 적용할 수 있게 된다. 이럴 경우 개발된 지문인식 전용 연산 처리 블록과 8-bit 혹은 16-bit 내장형 마이크로프로세서를 집적화하여 칩 사이즈를 줄이고 전체 지문인증시스템을 단순화 하는 효과도 기대된다. 전용 칩 혹은 하드웨어 블록의 개발을 통하여 지문인증처리속도의 향상, 전력소모의 감소, 칩 사이즈의 감소 및 시스템의 소형화가 가능하다. 그림 8은 본 연구에서 제안하고 있는 지문인식 시스템이다.

IV. 결 론

지문 이미지 전처리 과정 중 세션화는 약 40% 를 차지한다. 세션화 과정을 32비트 이상의 고성능의 마이크로프로세서가 탑재된 일반적인 시스템에서 소프트웨어적으로 처리할 할 경우 많은 반복 연산과 기억 장치 접근에 의해 수행 속도를 향상 시키는데 한계가 있다. 따라서 이를 RTL 수준의 HDL 코드로 기술하여 로직을 구현함으로써 하드웨어적으로 처리한다면 저성능 저전력 마이크로프로세서를 적용하면서도 처리속도와 전력소모에 있어서 향상을 기대할 수 있을 것으로 보인다.

본 연구에서는 Zhan Suen 의 세션화 알고리즘을 기반으로 처리과정을 RTL 수준의 VHDL로직

의 하드웨어 기능블럭으로 설계하여 기존의 결과와 동일한 세션화 결과를 얻을 수 있음을 확인하였다.


논리회로 합성을 통하여 동작 속도를 검증하고, 향후 하드웨어와 알고리즘간의 인터페이스관련 연구를 통하여 FPGA 를 이용하여 시스템으로 구현될 예정이다.

```

begin
sig := '0';
for i in 1 to 98 loop
for j in 1 to 98 loop
if(pixelin1(i)(j) = '1') then
for k in i-1 to i+1 loop
for l in j-1 to j+1 loop
threepixel1(i-k+1)(j-l+1) := pixelin1(k)(l);
end loop;
end loop;
nays(threepixel1,i,j,buf1);
connect(threepixel1,buf2);
if(buf1 >= "0010" and buf1 <= "0110"
and buf2 = "0001") then
if( (pixelin1(i)(j+1) = '0' or pixelin1(i-1)(j) = '0'
or pixelin1(i)(j-1) = '0') and (pixelin1(i-1)(j) = '0'
or pixelin1(i+1)(j) = '0' or pixelin1(i)(j-1) = '0') ) then
varpix1(i)(j) := '0';
sig := '1';
end if;
end if;
end if;
end loop;
end loop;
if(sig = '1') then
for i in 1 to 98 loop
for j in 1 to 98 loop
if(pixelin2(i)(j) = '1') then
for k in i-1 to i+1 loop
for l in j-1 to j+1 loop
threepixelin1(i-k+1)(j-l+1) := pixelin2(k)(l);
end loop;
end loop;
nays(threepixelin1,i,j,buf1);
connect(threepixelin1,buf2);
if(buf1 >= "0010" and buf1 <= "0110" and buf2 = "0001") then
if((pixelin2(i-1)(j) = '0' or pixelin2(i)(j+1) = '0'
or pixelin2(i+1)(j) = '0') and (pixelin2(i)(j+1) = '0' or
pixelin2(i+1)(j) = '0' or pixelin2(i)(j-1) = '0') ) then
varpix2(i)(j) := '0';
end if;
end if;
end if;
end loop;
end loop;
end if;
end if;
pixelout1 <= varpix1;
pixelout2 <= varpix2;

```

그림 6. VHDL 세션화 소스코드 주요 패턴



(a) 원이미지 (b)VHDL 세션화

그림 7. VHDL구현 세션화 결과
(이미지 픽셀사이즈: 100 x 100)




그림 8. 제안된 지문인식 시스템 구성도

참고문헌

- [1] Seung-Min Jung, Jin-Moon Nam, Dong-Hoon Yang and M. K. Lee, "A CMOS Integrated Capacitive Fingerprint Sensor with 32-bit RISC Microcontroller," *IEEE Journal of Solid-state Circuit*, Vol. 40, No. 8, pp. 1745-1750, 2005.
- [2] 슈프리마(주) 홈페이지,
<http://www.supremainc.com/korean/>
- [3] 정승민, "고속 저전력 지문인식 알고리즘 처리용 회로", 2008 한국해양정보통신학회 춘계 학술대회 논문집, Vol.12, No.1, pp111~114, 2008.
- [4] Lin Hong, Yifei Wan, and Anil Jain, "Fingerprint Image Enhancement: Algorithm and Performance Evaluation," *IEEE Transactions on Pattern Analysis and Machine Intelligence*, Vol. 20, No. 8, pp. 777-789, August 1998.
- [5] Ritter, Gerhard X, Wilson, Joseph N., "Handbook of Computer Vision Algorithms in Image Algebra", CRC Press, 2000.