

## Thickness dependence of electrical properties in charge trap flash (CTF) memory with HfO<sub>2</sub> trap and Al<sub>2</sub>O<sub>3</sub> blacking layer

오세만, 유희욱, 조원주

광운대학교 전자재료공학과

기존의 SONOS 구조를 가지는 비휘발성 flash memory는 절연막 두께 5 nm 이하에서 direct tunneling의 증가와 SILC (Stress Induced Leakage Current)에 의한 한계에 도달하였다. 이러한 문제점을 극복하기 위하여 기존의 절연막을 Si이나 Si<sub>3</sub>N<sub>4</sub> 보다 큰 유전률을 가지는 high-k 물질로 대체하여 비휘발성 메모리의 특성을 향상 시키는 연구가 최근 활발히 진행되고 있다. 하지만 아직까지 high-k 물질의 전기적 특성에 대해서는 명확히 밝혀지지 않고 있으며, 따라서 본 연구에서는 conduction mechanism의 이해를 통해 터널링 절연막의 특성을 연구하고, high-k 물질인 HfO<sub>2</sub>와 Al<sub>2</sub>O<sub>3</sub>를 각각 charge trap layer와 blacking layer에 사용함으로써 소자의 특성을 향상시키는 방법에 대하여 연구하였다. 실험에 앞서 각각 SiO<sub>2</sub>, Al<sub>2</sub>O<sub>3</sub>, HfO<sub>2</sub> 단일층 절연막을 가지는 MIS capacitor를 제작하고, quantum mechanical (QM) modeling을 통하여 각각의 band offset을 계산하여, TiN/Al<sub>2</sub>O<sub>3</sub>/HfO<sub>2</sub>/SiO<sub>2</sub>/Si (MAHOS) 구조를 가지는 HfO<sub>2</sub> CTF memory capacitor의 band diagram을 설계하였다. 이를 바탕으로, trap layer와 blocking layer의 최적의 두께를 결정하기 위하여, 서로 다른 두께의 HfO<sub>2</sub> (2,3,4,5,6,7,8 nm) 와 Al<sub>2</sub>O<sub>3</sub> (5,10,15,20 nm)를 가지는 총 32개의 memory capacitor를 제작하였다. 기판은 n-type Si 기판을 사용하였으며, thermal SiO<sub>2</sub>를 3 nm 성장시킨 후, HfO<sub>2</sub>와 Al<sub>2</sub>O<sub>3</sub>를 atomic layer deposition (ALD) 방법을 통하여 각각 증착시켰다. 이후 LCR meter (HP4284)와 pulse generator (HP8110A), switch unit (HP34970A)를 이용하여 각각의 P/E speed 특성을 평가하였다. 그 결과 HfO<sub>2</sub>의 두께가 증가함에 따라 최대 memory window가 증가하는 특성을 가짐을 확인하였고, Al<sub>2</sub>O<sub>3</sub>의 두께에 따른 최대 memory window와 P/E speed 특성의 변화를 확인 하였다. 또한, 이러한 결과를 바탕으로 HfO<sub>2</sub>는 5 nm 이상, Al<sub>2</sub>O<sub>3</sub>는 10 nm 이상의 두께를 가질 때 우수한 P/E 특성을 가짐을 확인 하였다.

### 감사의 글

이 논문은 지식경제부 주관 차세대 테라비트급 비휘발성 메모리 개발 사업의 지원에 의해 연구되었음.