

STT-MRAM 연구 및 개발동향

김광석

삼성종합기술원

자기터널접합(Magnetic Tunnel Junction)에서의 터널자기저항현상(Tunneling Magnetoresistance)을 이용하는 MRAM(Magnetoresistive Random Access Memory)은 SRAM의 high speed, DRAM의 직접도, FLASH memory의 비휘발성등을 보유하는 universal memory로의 응용가능성으로 많은 연구가 진행되어 왔다. 하지만, Magnetic Field-Driven Switching 방식을 채택하고 있는 conventional MRAM의 경우는, 집적도가 증가함에 따라 스위칭에 필요한 Magnetic Field의 크기도 증가해야 하는 문제점을 가지고 있어, 대용량 메모리로써의 상용화에 어려움이 존재하고 있었다.

이러한 기존 MRAM의 단점은, 자기터널접합을 통해 흐르는 전류에 의한 switching현상, 즉 Spin Transfer Torque-driven magnetization switching현상의 발견으로 보완되게 되었다. STT현상을 채택한 STT-MRAM은 cell의 면적이 작아짐에 따라 switching에 필요한 전류역시 작아지게 되므로, 우수한 scalability를 가지게 된다.

STT-MRAM은 40nm이하의 post-DRAM application, embedded memory, non-volatile logic application등 다양한 분야로의 적용 가능성을 가지고 있어, Toshiba, Hitachi, NEC, Sony, Grandis 등의 기업과 많은 연구기관들에 의해 연구와 개발이 활발히 진행되고 있다. STT-MRAM의 상용화를 위해서, 해결해야 할 가장 중요한 문제는, STT switching이 일어나는 critical current density(J_c)를 MTJ cell에 연결되어 있는 CMOS transistor에서 제공해줄 수 있는 수준으로 낮추는 일이다. 현재 $1\sim 10\text{MA}/\text{cm}^2$ 의 전류밀도가 보고되고 있으나, $1\text{MA}/\text{cm}^2$ 이하의 수준으로 낮추어야 안정적인 적용이 가능할 것으로 예상된다. 이에, STT-MRAM Cell의 전류밀도를 낮추기 위하여, low M_s (saturation magnetization), low damping constant를 가지는 magnetic free-layer 및 새로운 MTJ 구조에 대해서 연구를 진행 중이다.

본 발표에서는 위에서 언급한 MRAM 발전동향 및 STT-MRAM 실현을 위한 여러 가지 issue들에 대하여 소개하고자 한다.