Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)
- 2009.05a
- /
- Pages.229-232
- /
- 2009
An Architecture of a high efficient ALU for 3D Graphics Shader Processor
3D 그래픽 쉐이더 프로세서를 위한 고효율 연산기 구조
- Kim, Woo-Young (Dept. of Computer Engineering Seokyeong University) ;
- Lee, Bo-Haeng (Dept. of Computer Engineering Seokyeong University) ;
-
Lee, Kwang-Yeob
(Dept. of Computer Engineering Seokyeong University) ;
-
Park, Tae-ryung
(Dept. of Computer Science Seokyeong University)
- Published : 2009.05.29
Abstract
In this paper, we propose a new programmable shader architecture based on an effective ALU operation. Today's mobile devices need the programmable shader processor for a three-dimensional(3D) graphics. The programmable shader processors require a lager ALU than a fixed pipeline ALU used previously. The proposed ALU architecture is able to execute two different arithmetic operations at the same time. Two instructions which need exclusive ALU operations are inserted into instruction decoders in parallel. Experimental results show the number of instruction cycles can be substantially reduced up to 40%.
최근 모바일 기기에서도 고성능 그래픽 효과가 요구되면서 다양한 연산 처리를 하는 프로그래머블 쉐이더가 필요하게 되었다. 이러한 이유로 프로그래머블 쉐이더 프로세서의 ALU는 기존에 비해 상대적으로 커지게 되었다. 이 논문에서 제안하는 듀얼 페이지 구조는 프로그래머블 쉐이더에서 상대적으로 커진 ALU 하나를 이용하여 동시에 두 개의 연산 처리를 가능하게 하는 구조이다. 이러한 구조를 사용하여 기존 구조에 비해 평균 40%의 성능을 개선 하였다.