

ONO (SiO₂/Si₃N₄/SiO₂), NON(Si₃N₄/SiO₂/Si₃N₄)의 터널베리어를 갖는 비휘발성 메모리의 신뢰성 비교

박군호, 이영희, 정홍배, 조원주*
광운대학교*

Abstract : Charge trap flash memory devices with modified tunneling barriers were fabricated using the tunneling barrier engineering technique. Variable oxide thickness (VARIOT) barrier and CRESTED barrier consisting of thin SiO₂ and Si₃N₄ dielectric layers were used as engineered tunneling barriers. The VARIOT type tunneling barrier composed of oxide-nitride-oxide (ONO) layers revealed reliable electrical characteristics; long retention time and superior endurance. On the other hand, the CRESTED tunneling barrier composed of nitride-oxide-nitride (NON) layers showed degraded retention and endurance characteristics. It is found that the degradation of NON barrier is associated with the increase of interface state density at tunneling barrier/silicon channel by programming and erasing (P/E) stress.

Key Words : tunnel barrier engineering, interface state density, VARIOT, CRESTED, nonvolatile memory

1. 서론

비휘발성 메모리의 터널 산화막은 10년 이상의 데이터 보존 특성을 유지하면서 빠른 쓰기/지우기 시간과 낮은 구동 전압이 요구된다. 이러한 문제의 가장 유망한 해결책 중의 하나로서 절연체를 적층함으로써 전계에 대한 터널링 전류의 민감도를 증가시켜 10년의 데이터 보존 특성을 유지하면서도 빠른 쓰기/지우기 시간과 낮은 구동전압을 얻을 수 있는 TBM (Tunneling Barrier Engineered Memory) 이다 [1]. TBM은 크게 Crested barrier와 VARIOT의 두 가지 종류로 나눌 수 있다. Crested barrier는 가운데 장벽의 높이가 가장 높고 기판과 전극 쪽으로 갈수록 장벽의 높이가 낮아지는 형태이고, VARIOT은 가운데 장벽의 높이가 가장 낮고 기판과 전극 쪽으로 갈수록 장벽의 높이가 높아지는 형태로 Crested barrier 와 VARIOT은 전체적으로 밴드갭과 유전율이 반대로 형성된다. 본 연구에서는 SiO₂ 와 Si₃N₄를 이용한 VARIOT 구조와 CRESTED barrier의 터널 절연막을 갖는 비휘발성 메모리의 전기적 특성을 비교하였다.

2. 실험

300 nm의 SiO₂가 증착된 (100), p-type bulk Si wafer를 이용하여 포토 리소그래피 공정으로 active영역을 형성한 후, source/drain영역의 형성을 위하여 LPCVD를 이용, 660℃에서 100 nm의 n+poly-Si를 증착하였다. RIE (reactive ion etch) 장비로 150 nm의 깊이의 Si etching공정을 진행하여 recessed-channel을 형성하였다. 다음으로 SiO₂층과 Si₃N₄층을 적층시켜서 ONO와 NON 구조의 터널 절연막을 형성하였다. ONO 구조의 터널 절연막은 2 nm의 SiO₂, 2 nm의 Si₃N₄, 3 nm의 SiO₂ 이며 NON 구조의 터널 절연막은 2 nm의 Si₃N₄, 3 nm의 LP-TEOS, 3 nm의 Si₃N₄로 이루어져 있다. 전하 축적층으로 8 nm의 HfO₂ 를 증착하였으며, 불로킹 층으로 20 nm의 Al₂O₃를 증착하였다. 이후 RTA (Rapid Thermal Anneal) 을 이용하여 850℃, 30 초 동안 N₂ 분위기에서 열처리를 실시한 후, 스퍼터를 이용하여 150 nm의 TiN을 증착하여 게이트 전극을 형성하였다. 게이트 전극 형성 후에 수소가 2% 함유된 N₂ 분위기에서 400℃, 30 분 동안 후속 열처리를 진행하여 소자를 제작하였다.

3. 결과 및 고찰




그림 1. 10⁵ 번 쓰기/지우기 동작 이후, ONO 와 NON 터널베리어를 갖는 메모리의 데이터 보존 특성

그림 1은 10⁵번 쓰기/지우기 동작 이후, ONO와 NON 터널베리어를 갖는 메모리의 데이터 보존율을 나타내었다. 초기 메모리 원도우는 NON이 더 크지만, 10년 이후에는 ONO의 메모리 원도우가 더 큰 것 갖확인할 수 있다. 이는 NON의 계면 특성의 열화로 인한 전하 손실의 증가 때문이다.

4. 결론

ONO와 NON 터널베리어를 갖는 비휘발성 메모리를 제작하여 분석하였다. NON 터널베리어를 갖는 메모리는 계면 특성의 열화로 인한 신뢰성의 저하를 확인하였다.

감사의 글

이 논문은 지식경제부 주관 차세대 테라비트급 비휘발성 메모리 개발 사업의 지원에 의해 연구되었음.

참고 문헌

[1] J. Jung, and W.-J. Cho, Journal of Semiconductor Technology and Science 8,32 (2008).