Hierarchical Component for Educational Logic Circuit Simulator

교육용 논리회로 시뮬레이터를 위한 계층적 컴포넌트

본 논문은 조립 개념을 탑재한 계층적 컴포넌트를 소개하며 이를 교육용 논리회로 시뮬레이터에 적용하여, 그 장점을 평가하고자 한다. 본 논문에서 제시하는 방법에 의한 컴포넌트의 설계과정은 계층 구조적이므로 설계 변경과 유지보수가 편리하고 컴포넌트의 재사용성을 상승시킨다. 이를 교육용 논리회로 시뮬레이터에 적용하면 다음과 같은 장점이 있다. 첫째, 불필요한 부분을 캡슐화하기 때문에 복잡성을 줄인다. 둘째, 그 캡슐화된 부분의 내부 회로도와 동작 상태를 확인할 수 있기 때문에 수준별 자율(자기 주도적) 학습에 효과적이다. 셋째, 병렬 개발이 가능해서 조별 협동 학습 수행이 가능하다.