한국정보처리학회:학술대회논문집 (Proceedings of the Korea Information Processing Society Conference)
- 한국정보처리학회 2009년도 춘계학술발표대회
- /
- Pages.877-880
- /
- 2009
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
DOI QR Code
칩 멀티 프로세서의 공유 버스를 이용한 유휴 캐시 활용 기법
Idle Cache Exploiting Techniques for Shared Bus-based Chip Multi-processors
- 강석빈 (서울대학교 전기컴퓨터공학부) ;
- 김주환 (서울대학교 전기컴퓨터공학부) ;
- 곽종욱 (영남대학교 컴퓨터공학과) ;
- 장성태 (수원대학교 컴퓨터학과) ;
- 전주식 (서울대학교 전기컴퓨터공학부)
- Kang, Seok-bin (Dept. of Electrical Engineering and Computer Science, Seoul National University) ;
- Kim, Ju-hwan (Dept. of Electrical Engineering and Computer Science, Seoul National University) ;
- Kwak, Jong Wook (Dept. of Computer Engineering, Yeungnam University) ;
- Jhang, Seong Tae (Dept. of Computer Science, The University of Suwon) ;
- Jhon, Chu-shik (Dept. of Electrical Engineering and Computer Science, Seoul National University)
- 발행 : 2009.04.23
초록
반도체 집적도의 향상과 제한된 프로세서 설계 능력으로 인한 칩 멀티 프로세서의 도입은 최근 수 년 동안 급속히 이루어졌으나, 다수의 프로세싱 코어를 효율적으로 사용하기 위한 기법은 부족한 실정이다. 칩 멀티 프로세서 상에서 실제 작업을 수행하지 않는 유휴 코어의 발생은 불가피하며, 이 때 코어가 소유한 자원들은 낭비될 수 밖에 없다. 기존의 연구들은 이렇게 낭비되는 자원 중에서 캐시의 효율적 관리를 위해 공유 캐시 형태로 캐시를 구성하였으나, 전체 캐시 관리에 따른 많은 오버헤드를 수반하였다. 본 논문에서는 이러한 유휴 캐시의 발생이 불가피함을 인지하고 그것을 칩 내 메모리 공간으로써 활용하여 칩 멀티 프로세서 전체의 성능을 향상시키는 기법을 제안한다. 이를 위해 ARM 코어 기반의 칩 멀티프로세서 시뮬레이터 환경을 구성하여 제안된 기법을 검증한다. 실험 결과 본 논문에서 소개된 기법은 4-코어 및 16 코어 기반 칩 멀티 프로세서 환경에서 각각 17%와 8%의 IPC 향상을 가져왔다.
키워드