

VDL Mode-2 시스템을 위한 수신 알고리듬 설계

Design of Receiver Algorithms for VDL Mode-2 Systems

이희수*, 이지연*, 박효배*, 오왕록**
(Huisoo Lee, Jiyeon Lee, Hyobae Park, Wangrok Oh)

Abstract – In this paper, we propose receiver algorithms for VHF (Very High Frequency) digital link mode-2 (VDL Mode-2) systems. Unlike conventional digital communication systems using the root raised cosine filter as a transmit and receive filter, raised cosine filter is used as a transmit filter in VDL Mode-2 systems. Hence, it is crucial to design and implement the optimum lowpass receive filter by considering the amount of inter-symbol interference and noise performance. On the other hand, due to the short preamble pattern, it is crucial to develop an efficient packet detection algorithm for reliable communication link. In this paper, we design the optimum receive filter and packet detection algorithm and evaluate the performance of receiver adopting the proposed receive filter and packet detection algorithm.

Key Words : VHF digital link mode-2, D8PSK, False alarm probability, Missing probability

1장. 서 론

국제민간항공기구는 향상된 데이터 통신과 디지털 음성 서비스를 지원하기 위하여 VHF (Very High Frequency) 대역 데이터 통신의 표준 및 기술지침을 다양한 모드의 VDL (VHF Digital Link) 표준으로 지정하였으며 각 모드별 주요 특징은 표 1과 같다[1-3].

표 1. VDL 모드별 주요특징

Table 1. Key features of each mode of VDL

	Mode-2	Mode-3	Mode-4
변조방식	D8PSK	D8PSK	GFSK
전송속도	31.5 kbps	31.5 kbps	19.2 kbps
접속방식	CSMA	TDMA	STDMA
용도	데이터	음성/데이터	감시

본 논문에서 고려하고자 하는 VDL Mode-2 시스템은 변조방식으로 D8PSK (Differential 8-Phase Shift Keying)를 사용하고 접속방식은 CSMA (Carrier Sense Multiple Access)를 사용하며 사용할 수 있는 주파수 대역 요구 사항에 부합하기 위하여 송신 여파기로 제곱근 상승 코사인 여파기 (root raised-cosine filter) 대신 상승 코사인 여파기 (raised-cosine filter)를 사용한다. 따라서 수신기에서는 송신 여파기에 정합된 수신 여파기를 사용할 수 없으며 ISI (inter-symbol interference)의 양과 잡음 성능을 고려하여 수신 여파기를 설계하여야 한다.

* 춘희원: 충남대학교 정보통신공학과 석사과정

** 정희원: 충남대학교 전기정보통신공학부 조교수·공학박사

접속방식으로 CSMA를 사용함에 따라 VDL Mode-2 수신기에서는 패킷의 존재 유무를 파악할 수 있는 패킷 검출을 수행하여야 한다. 패킷 검출을 위하여 VDL Mode-2 시스템에서는 16 심볼로 이루어진 비교적 짧은 프리앰블(preamble) 패턴을 이용하여 패킷 검출을 수행하여야 한다. 본 논문에서는 ISI와 잡음 성능을 고려한 최적의 수신 여파기를 설계하였으며 수신 신호의 신호대잡음비 (signal to noise ratio)에 따른 임계값을 설정할 수 있는 패킷 검출 알고리듬을 설계 및 구현하였다.

본 논문의 구성은 다음과 같다. 2장에서 본 논문에서 고려한 VDL Mode-2 시스템 모델을 제시하고 수신 여파기 및 패킷 검출 알고리듬을 제시한다. 3장에서는 제안한 수신 여파기와 패킷 검출 알고리듬을 적용한 수신기의 성능을 전산실험을 통하여 확인하고 4장에서 결론을 맺는다.

2장. 본 론

2.1. 시스템 모델

VDL Mode-2 시스템의 주요 사양을 정리하면 표 2와 같으며 시스템 구조는 그림 1과 같다.

표 2. VDL Mode-2 시스템의 주요 사양

Table 2. Specification of VDL Mode-2 System

주요 항목	사양
Intermediate frequency	45.00 MHz
Bit Rate	31.5 kbps
Modulation	D8PSK
TX filter	Raised cosine filter




그림 1. VDL Mode-2 시스템 블록다이어그램

Fig 1. Block Diagram of VDL Mode-2

일반적으로 디지털 통신 시스템에서는 송수신 여파기로 각각 제곱근 상승 코사인 여파기를 사용하여 ISI 양을 최소화 한다. 그러나 표 2에서 볼 수 있는 바와 같이 VDL Mode-2 시스템에서는 점유 주파수 요구 사항을 만족시킬 수 있도록 송신 여파기로 제곱근 상승 코사인 여파기 대신 상승 코사인 여파기를 사용한다. 따라서 수신기에서는 송신 여파기에 정합된 수신 여파기를 사용할 수 없으며 이에 따라 저역 통과 여파기를 설계하여 ISI 양과 잡음 성능을 최적화할 수 있도록 하여야 한다.

2.2 수신 저역 통과 여파기

VDL Mode-2 시스템에서는 앞에서 기술한 바와 같이 송신 여파기로 상승 코사인 여파기를 사용한다. 따라서 수신기에서는 송신 여파기와 정합된 여파기를 사용할 수 없으며 기저대역 통과 여파기를 설계하여 잡음 특성과 ISI 양을 조절하여야 한다. 수신기 설계에 있어 ISI와 잡음 특성을 고려하여 최적화된 수신 저역 통과 여파기를 설계하기 위하여 저역 통과 여파기의 3 dB 차단주파수 (f_c)에 변화를 주며 각 후보 수신 여파기를 설계하였으며 차단주파수에 따른 심볼 에러율이 최소가 되는 수신 여파기를 선정하였다. 이때 수신 여파기 구현에 요구되는 하드웨어 복잡도를 고려하여 수신 여파기 설계 시 길이를 64 탭 (tap)으로 제한하였다. 본 논문에서 고려한 저역 통과 수신 여파기들의 주파수 응답은 그림 2와 같다.




그림 2. 고려한 수신 여파기들의 주파수 응답

Fig 2. Frequency response of candidate received filters

그림 2와 같은 주파수 응답을 가지는 저역 통과 여파기를 수신 여파기로 사용하여 각 후보 수신 여파기 별 심볼 에러율 (symbol error rate)을 확인 하였으며 그 결과는 그림 3과 같다. 그림 3에서 살펴볼 수 있는 바와 같이 f_c 가

7.35 kHz 인 경우 E_b/N_0 가 10 dB 이상에서 심볼 에러율이 가장 낮다.




그림 3. 수신 여파기의 f_c 에 따른 심볼 에러율

Fig 3. Symbol error probability versus f_c




그림 4. 제안하는 비정합 여파기 심볼 오율 성능

Fig 4. Symbol error probability of the proposed receive filter

그림 4는 E_b/N_0 가 10 dB 이상에서 최적의 성능을 보이는 f_c 가 7.35 kHz 인 수신 여파기의 심볼 오율 성능을 이론적인 성능과 비교한 결과이다. 그림 4에서 살펴볼 수 있는 바와 같이 시스템이 동작하는 영역인 E_b/N_0 가 10 dB 이상인 경우 이론적인 성능과 제안하는 수신 여파기의 성능이 1 dB 이내로 근접함을 확인할 수 있다.

2.3. 프리앰블 검출

VDL Mode-2 시스템은 접속방식으로 CSMA를 사용함에 따라 수신기에서는 프리앰블 검출을 통하여 수신 신호의 존재 여부를 판단할 수 있어야 하며 프리앰블 검출을 통하여 초기 심볼 타이밍 동기를 획득하여야 한다. VDL Mode-2 시스템에서는 프리앰블 패턴으로 16 심볼이 사용되며 제안된 프리앰블 패턴은 식 (1)과 같다.

$$\begin{aligned} \text{preamble} = & [000\ 010\ 011\ 110\ 000\ 001\ 101\ 110 \\ & 001\ 100011\ 111\ 101\ 111\ 100010] \end{aligned} \quad (1)$$

이를 D8PSK 심볼로 변환하면 식 (2)와 같다.

$$p = [e^{j0\pi/4}, e^{j3\pi/4}, e^{j2\pi/4}, e^{j4\pi/4}, e^{j0\pi/4}, e^{j1\pi/4}, e^{j6\pi/4}, e^{j1\pi/4}, e^{j1\pi/4}, e^{j7\pi/4}, e^{j2\pi/4}, e^{j5\pi/4}, e^{j6\pi/4}, e^{j5\pi/4}, e^{j7\pi/4}, e^{j3\pi/4}] \quad (2)$$

본 논문에서는 상관기 (correlator)를 이용한 프리앰블 검출 기법을 사용하였다. 상관기를 이용한 프리앰블 검출 기법은 비교적 복잡도가 낮으며 검출 성능이 좋은 방식 중 하나이다.

수신 여파기를 거친 수신 신호, y_k 는 그림 5와 같은 구조의 프리앰블 검출기로 입력된다. 본 논문에서는 프리앰블 검출을 위하여 수신 신호에 대하여 4배 과 표본화하는 경우를 가정하였다.




그림 5. 프리앰블 검출기 블록 다이어그램

Fig 5. Block diagram of preamble detection block

그림 5에서 u_k 는 식 (3)과 같다.

$$u_k = y_k \times y_{(k-4)}^* \quad (3)$$

여기에서 y_k^* 는 y_k 의 켤레 복소수이고 그림 5의 상관기의 출력 값, C_k 는 식 (4)와 같이 구할 수 있다.

$$C_k = |\sum_{l=1}^N u_k \times p_{N-l}| \quad (4)$$

식 (4)에서 N 은 프리앰블 심볼 개수로 16이다. 상관기를 이용한 프리앰블 검출은 식 (5)와 같다.

$$C_k \leq V_{th} \quad (5)$$

위 식에서 V_{th} 상관기의 임계값이다.

초기 심볼 타이밍 동기를 위해서는 앞에서 기술한 프리앰블 검출기에서 임계값을 최초로 넘는 샘플을 중심으로 한 16×4 (프리앰블 심볼 개수×과표본화율) 개의 프리앰블 검출기 신호를 이용하여 설계하였다. 즉, 총 64개의 프리앰블 검출기 출력 신호 중 가장 큰 값을 가지는 타이밍을 심볼 타이밍으로 설정하여 나머지 수신 과정을 수행하도록 설계하였다.

제안하는 프리앰블 검출기의 임계값에 따른 오경보 확률 및 분실 확률은 그림 6과 같다. 그림 6에서 살펴볼 수 있는 바와 같이 임계값을 0.75로 설정하면 고려한 신호대잡음비인 2 dB 이상에서 오경보 및 분실 확률을 10^{-5} 이하로 낮출 수 있다. 일반적으로 프리앰블 검출기의 임계값을 설정함에 있어 신호대잡음비에 따라 최적의 임계값을 설정하여 사용하거나 입력 신호의 신호대잡음비와 무관하게 하나의 임계값을 사용할 수 있는 CFAR (constant false alarm rate) 방식의 프리앰블 검출기를 설계하여 사용한다. 그러나 앞에서 살펴본 바와 같이 본 논문에서 고려한 VDL

Mode-2 시스템의 경우 제안하는 프리앰블 검출기에서 임계값으로 0.75를 사용할 경우 일반적인 동작 신호대잡음비 영역에서 오경보 및 분실 확률을 10^{-5} 이하로 낮출 수 있고 프리앰블 검출기에 요구되는 하드웨어 복잡도를 낮출 수 있다.




그림 6. 제안하는 프리앰블 검출기의 오경보 확률 및 분실 확률
Fig 6. False alarm and missing probability of the proposed preamble detector

3장. 결 론

본 논문에서는 VDL Mode-2 시스템의 수신 여파기를 ISI 양과 잡음 특성을 고려하여 최적화하였으며 그 결과 3 dB 차단 주파수가 7.35 kHz이며 템 수가 64인 저대역 통과 여파기를 수신 여파기로 제안하였다. 또한 패킷 모드로 동작하는 VDL Mode-2 시스템을 위한 프리앰블 검출기의 구조를 제안하였으며 제안한 기법의 경우 수신기 동작 신호대잡음비 영역에서 오경보 및 분실 확률을 모두 10^{-5} 이하로 낮출 수 있음을 확인하였다.

참 고 문 현

- [1] "Signal-in-Space Minimum Aviation System Performance Standards (MASPS) for Advanced VHF Digital Data Communications Including Compatibility with Digital Voice Techniques," RTCA Standard DO-224A. Sept.2000
- [2] ARINC, SAIC, and TRW, Inc, "Communications System Architecture Development for Air Traffic Management and Aviation Weather Information Dissemination - Subtask 4.6, Develop AATT 2015 Architecture," NASA Glenn Research Center, May. 2000
- [3] Hung, B.T., "A Performance Study of the VDL Mode 3 Subnetwork Aircraft MAC Sublayer random Access Algorithm," in Proc. IEEE Integrated Communication, Navigation, and Surveillance Conf. 2004, Vol.2, p353-360