

열전달 특성을 고려한 COG 접합 공정용 히팅툴의 설계 Design of heating tool for COG bonding process considering thermal behavior

*정승원, #정영훈, 윤원수

*S. W. Jung, # Y. H. Jeong (yhjeong@kpu.ac.kr), W. S. Yun

한국산업기술대학교 지식기반기술·에너지대학원 나노생산공학과

Key words : Chip on Glass(COG), ACF(Anisotropic Conductive Film), Heat Transfer, Temperature distribution, LCD(Liquid Crystal Display)

1. 서론

전자제품의 소형화, 경량화, 다기능화 추세에 따라 전자 부품 또한 소형화 되고 있다. 대표적인 전자부품인 IC 패키징 중에서 COF (Chip-On-Film) 및 COG (Chip-On-Glass) 기법은 뛰어난 정렬성과 조립성, 미세-피치화 등의 장점으로 인한 공정비용 감소 및 수율 향상 등에 힘입어 전자부품 패키징 시장에서의 중요성은 갈수록 증가되고 있다. COG 방식은 기존의 평판 디스플레이 제조 시 TAB 방식으로 액정 Panel 및 패키징 된 구동 IC 등 반도체를 실장해온 것과 달리 구동 IC 칩을 글라스 판위에 직접 실장하는 방식으로 높은 가격경쟁력을 얻을 수 있고 실장밀도를 향상시킬 수 있어 디스플레이의 초소형, 초박형, 저가격 추세에 대응하기 위한 최적의 실장 방식으로 평가되고 있다.

일반적인 ACF 기반의 COG 방식은 LCD 패널의 전극에 Drive IC 를 직접 부착하는 작업으로, ACF (Anisotropic Conductive Film: 이방성 도전접착제)를 패널 전극에 부착한 후 구동 IC 를 ACF 위에 부착한 후 가압하여 IC 의 범프 (Bump)와 LCD 의 전극이 도통하게 하는 것이다. COG 패키징 공정의 경우 COF 의 경우와 같이 전극의 정렬이 중요한 문제로 대두되고 있으며, COF 보다 미세한 피치에 대응한 공정이 요구되고 있다. 본딩 공정에서 품질 지배인자는 본딩 시의 온도, 압력, 시간이며 시스템의 특성 및 재료(ACF)의 특성에 따라 다양한 특성을 나타낸다. 특히 미세-피치화 할 경우에는 ACF 의 피치에 따른 압력 및 온도전달 분포가 달라져 최적 조건을 찾기가 곤란한 실정이다.




Fig. 1 Schematic diagram of bonding tool

본 연구에서는 본딩시 본딩툴의 상단에 존재하는 히팅 부로부터 발생한 열에너지가 히팅툴을 통해 IC 칩을 거쳐 ACF 에 전달되어 경화될 때 전달되는 열에너지의 편차를 줄이고 품질 신뢰성을 높이기 위해 Fig. 1 의 개발된 히팅툴의 FEM 해석을 통해 히팅툴의 온도분포와 열전달 특성을 확인하여 칩에 대한 히팅툴의 최적 툴팁 (Tool tip) 크기를 찾기 위한 연구를 수행하였다.

2. 히팅툴의 과도 열전달 해석

열전달 해석을 위하여 COG 본딩 장비에서 열압착의 핵심 요소인 툴 헤드와 백업을 중심으로 열전달 해석을 수행하였다. 원활한 해석을 위해서 열전달 특성에 영향을 미치지 않는 부분은 제거하였다. 해석을 위한 3 차원 형상 모델링은 3 차원 CAD 패키지인 SolidWorks 2007 을 이용하였으며, 열전달 해석은 COSMOSWorks 2007 을 사용하였다.

히팅툴 헤드의 툴팁의 온도를 190℃로 백업의 툴팁 온도를 100℃로 맞추기 위한 열량을 정상상태 해석을 이용하여 결정하였으며, 각 파트의 물성치 및 대류열전달 계수를 입력하였다. 과도 열전달 해석의 초기온도는 정상상태 해석에서 얻어진 각 부의 온도분포를 과도상태의 초기온도로 설정하였으며 열전달 해석은 1 초 간격으로 총 7 초동안 툴팁의 온도변화를 해석하였다. Fig. 2 는 본 연구의 기준 크기인 조건에서 본딩 시간에 따른 헤드 툴팁의 온도 분포를 나타낸 것으로 칩과 접촉되는 지점의 온도를 나타낸 것이다. 본딩 헤드 툴팁의 크기는 6 mm × 30 mm 이고 백업 툴팁의 크기는 20 mm × 60 mm, 칩의 크기는 1.3 mm × 18.8 mm 로 하였다.




Fig. 2 Simulated temperature change in bonding process




Fig. 3 Simulated change in average temperature during bonding process

Fig. 3 으로부터 본딩 시작 1 초 후 지점에는 온도의 편차가 크고 툴팁의 온도가 급격하게 떨어지며 시간이 증가함에 따라 온도 편차가 줄어들고 평균온도가 천천히 증가

하는 것이 확인할 수 있다. 또한 툴팁의 중심부분은 끝부분보다 온도가 낮으며 툴팁 온도가 전체적으로 초기 온도보다 낮았다.

3. COG 접합 공정용 히팅틀 설계

온도편차가 가장 커지는 본딩 시간인 본딩 시작 1 초 후에서 Fig. 4 과 같이 히팅틀과 칩의 비율에 따른 온도편차의 특성을 확인하기 위해 FEM 해석을 하였다. 다양한 칩 길이(l_{chip})에서 칩 너비(w_{chip})는 1.3mm 로 툴팁 너비 ($w_{tooltip}$)는 2mm 로 고정하고 툴팁과 칩 길이의 비를 65%, 77.5%, 90% 변화시켜 해석을 하였다. 너비에 대한 비율도 확인하기 위해 칩 길이는 19mm 로 툴팁 길이 (l_{chip})는 24.6mm 로 고정하고 다양한 너비길이에 따라 툴팁 너비의 비를 50%, 65%, 80%로 변화시켜 영향을 확인하였다. 그 외의 초기조건 및 외부 조건은 히팅틀의 과도 열전달 해석과 동일하게 해석을 실행하였다.

$$R_{length} = \frac{l_{chip}}{l_{tooltip}} \quad (1)$$

$$R_{width} = \frac{w_{chip}}{w_{tooltip}} \quad (2)$$

4. 결과

Fig. 4 는 칩 길이와 툴팁에 대한 칩의 비율에 따른 온도 편차를 나타내고 있다. 칩 길이가 같을 때 툴팁에 대한 비율이 높을수록 온도의 편차가 줄어들며 같은 비율에서는 길이가 짧아질수록 온도편차가 작아지는 경향을 보인다.




Fig. 4 The temperature deviation according to ratio in length




Fig. 5 The temperature deviation per unit length according to ratio in length

Fig. 5 에서는 단위길이에 대한 온도편차를 나타낸 것으로 칩 길이에 상관없이 거의 같은 단위길이당 온도편차를 가지는 것을 확인할 수 있었다. 칩 비율이 65%일 때 0.51°C/mm, 77.5%일 때 0.45°C/mm, 90%일 때 0.28°C/mm의 온도 편차를 보였다.




Fig. 6 The temperature deviation according to ratio in width

Fig. 6 은 칩 너비 변화의 영향에 대한 그래프로 칩 너비의 길이에 상관없이 거의 일정한 온도편차를 유지하는 것을 확인할 수가 있다. 또한 같은 길이의 너비에서도 온도 편차의 변화폭이 약 0.1°C의 차이로 매우 작은 것을 볼 수가 있다.

5. 결론

본 연구에서는 히팅틀의 과도 열전달 해석으로 본딩시 열의 거동 확인과 온도 편차가 시간이 증가함에 따라 점차 줄어드는 것을 확인할 수 있었다. 본딩시 히팅틀의 본딩시 온도편차를 줄이기 위하여 툴팁에 대한 칩의 길이와 너비의 비율을 변화시켜 실험한 결과 길이는 비율이 높을수록 온도편차가 줄어드는 것을 확인할 수 있었으나 너비는 큰 영향이 없었다. 단위 길이에 대한 온도편차를 확인한 결과 온도편차가 좋아지는 경향은 칩 길이에 상관없이 일정하였다. 작은 온도 편차를 유지하기 위해 툴팁과 칩의 길이의 비율이 높을수록 정도가 좋아짐을 확인할 수 있으며 너비 길이에 대한 비율은 50% 이상의 범위에서는 큰 영향이 없음을 확인하였다.

이와 같은 결과로 COG 본딩시 발생하는 온도 하강에 대한 보상을 할 수 있게 되었으며 온도편차를 줄여 본딩의 신뢰성 향상에 기여할 수 있게 되었다. 향후 히팅틀의 열용량이 온도편차에 주는 영향과 온도 하강에 대한 영향을 연구하여 본딩에 대한 품질 신뢰성 향상에 대한 연구를 수행할 계획이다.

후기

본 연구는 지식경제부 지원 전략기술개발사업(“CCM 공정 품질 및 장비의 신뢰성 평가기술 개발”)의 지원으로 수행되었으며 이에 관계자 여러분께 감사의 말씀을 드립니다.

참고문헌

1. 전재수, 오범규, 공학 설계를 위한 COSMOSWorks, 대영사, 2007.
2. Tusty, J., Smith, S., and Zamudia, C., "Recent Advances of Interconnection Technologies using Anisotropic Conductive Films in Flat Panel Display Applications," ISAPM. 2004.1287981