

3상 계통연계형 인버터를 위한 SRF-PLL 시스템의 동특성 개선

최형진*, 송승호*, 정승기*, 최주엽*, 최익**

*광운대학교 전기공학과, **광운대학교 정보제어공학과

Enhanced Dynamic Response of SRF-PLL System in 3 Phase Grid-Connected Inverter

Hyeong-Jin Choi*, Seung-Ho Song*, Seung-Gi Jeong*, Ju-Yeop Choi*, Ick Choy*

*Dept. of Electrical Engineering, Kwangwoon University, **Dept. of Information Control Engineering, Kwangwoon University

ABSTRACT

급변하는 전압 변동 상황에서 전력 제어를 수행하기 위해서 기존의 동기좌표 위상각 검출 제어기의 특성을 보완할 수 있는 방법을 제시하였다. 실질적인 SRF (Synchronous Reference Frame) - PLL(Phase Locked Loop) 시스템에서 계통 전압은 이상적이지 않고 센서 노이즈 등의 저감을 위하여 측정된 전압에 LPF(Low Pass Filter)를 사용하고 있는데 이러한 LPF의 특성을 고려하여 위상각 제어기의 PI계인을 설정하는 방법을 제시하였으며 가변 계인과 LPF 차단주파수 변동방식을 이용하여 전압 전압 사고의 종류에 따라 위상과 전압이 급변하는 경우에 대하여 시뮬레이션과 실험을 통해 제안된 방법으로 동특성이 개선되고 원하는 응답속도로 설계가 가능함을 보였다.

1. 서론

풍력, 태양광, 연료전지 등 신재생에너지뿐만 아니라 모든 분산전원의 계통연계 운전을 위해서는 계통의 전압 위상 정보를 정확히 파악하여 전압 위상각과 동기가 맞는 전력을 공급하여야 한다. 또한 이러한 기술은 전력품질 보상기, 무정전 전원장치(UPS: Uninterruptible Power Supply), 고조파 저감장치 등의 전력제어분야에서도 전압의 정확하고 빠른 위상 검출을 위해 반드시 필요한 기술이다.

일반적으로 3상 출력을 모두 전력 계통에 연계하는 3상 계통연계 방식에서는 그림 1과 같이 측정된 전압을 동기 좌표계 d-q축으로 변환하여 위상각 오차를 계산하고 이를 최소화 하도록 하는 피드백 제어기를 구성하는 방식이 널리 쓰이고 있다.^[1-4]

본 논문에서는 SRF (Synchronous Reference Frame) - PLL(Phase Locked Loop)을 바탕으로 전압 위상각과 전압 크기를 계산할 수 있는 새로운 고속 전압 모니터링 방식을 제시하였다. 특히 안정된 위상 검출을 위해 전압 측정값에 필수적으로 사용되고 있던 저역 통과 필터(Low Pass Filter, LPF)의 특성을 고려하여 PLL시스템 전체의 동특성을 설계하고 그 응답 성능을 개선하도록 하였다. 순간 저전압 발생과 같은 전압 전압의 급격한 변동 시 제안된 방법으로 설계된 전압 모니터링 시스템의 전압 위상 및 크기의 응답 특성을 컴퓨터 시뮬레이션과 실험을 통하여 확인 하였다.

2. 제안된 SRF-PLL 시스템

2.1 LPF 없는 PLL System

그림 1은 일반적인 위상각 제어기의 블록을 보여준다. 이 시스템에서 전압전압이 각 주파수를 가진 평형 3상 정현파 전압이라면 a상 전압을 기준각으로 하여 3상 전원은 (1) 과 같이 표현이 가능하다. 이를 정지좌표계 변환과 동기좌표계 변환을 하고 전원의 위상각이 정확하면 (2)와 같은 결과를 얻을 수 있다.

$$E_{abc} = -E_m \cdot \begin{pmatrix} \sin(\omega_e t) \\ \sin(\omega_e t - \frac{2\pi}{3}) \\ \sin(\omega_e t + \frac{2\pi}{3}) \end{pmatrix} \quad (1)$$

$$E_{de} = 0, E_{qe} = E_m \quad (2)$$




그림 1 d-q 동기 좌표계 위상각 추종 제어기 블록도
Fig.1 Block diagram of d-q SRF-PLL controller

작은 전압각 변화의 구간에서 3상 좌표계 변환과정이 이상적이라고 보고, 또한 LPF는 없다고 가정하면 PLL System 은 그림 3과 같이 모델링이 가능하다.




그림 2 LPF가 없는 PLL System의 모델링
Fig.2 Modeling of PLL system without LPF

$$K_f(s) = K_p \left(\frac{1+s\tau}{s\tau} \right) \quad (3)$$

$$T(s) = E_m \cdot K_f(s) \cdot \frac{1}{s} \quad (4)$$

그림 3의 시스템의 Closed Loop 전달함수를 구해보면 Closed Loop 전달함수는 (5)로 표현이 가능하다.

$$H_{closed} = \frac{T(s)}{1 + T(s)} \quad (5)$$

Closed Loop 전달함수를 2차 루프의 전달함수로 다시 표현하게 되면 (6) 같은 일반적인 형태로 정리가 가능하다.

$$H_{closed} = \frac{2\zeta\omega_n s + \omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad (6)$$

여기서 ω_n 을 우리가 원하는 제어 값으로 놓으면 PI제어기의 게인값은 (7)과 같이 구할 수 있다.^[3]

$$K_p = \frac{2\zeta\omega_n}{E_m}, \quad \tau = \frac{E_m \cdot K_p}{\omega_n^2} \quad (7)$$

2.2 LPF 있는 PLL System

앞에서 설명한 것과 같이 PLL System을 간략화 하여 모델링하고 그에 따라 PLL제어기의 게인을 선정하는 방법은 LPF가 있는 경우에는 정확히 원하는 특성을 갖지 못하게 된다. 실제 PLL의 구현 시에는 전압 센싱이나 기타 노이즈가 있고 또한 전원 전압의 왜곡이 존재하므로 동기 좌표계 d축 전압에 LPF를 사용하는 것이 일반적이다. 전원의 급격한 변동을 대상으로 전원 위상과 크기를 정확히 알아내기 위해서는 이러한 LPF가 시스템의 응답특성에 미치는 영향을 분석하고 이를 제어기 설계에 반영할 필요가 있다.

따라서 그림 3은 LPF를 고려한 PLL 시스템의 모델링을 나타내며 LPF는 (8)과 같이 1차 시스템으로 나타내었다. 그림 3의 위상각 제어 시스템에서 개루프 전달함수는 (4)와 같고 폐루프 전달함수는 (9)와 같게 된다. 이것을 (6)과 같은 형태로 만들기 위하여 (10)과 같이 정리하고 여기서 K 의 영향을 상쇄시키도록 하기 위하여 (11)과 같이 PI제어기의 게인을 설정할 수 있다.^[6]




그림 3 LPF가 있는 PLL System의 모델링
Fig.3 Modeling of PLL system with LPF

$$K_{LPF}(s) = \frac{\omega_c}{s + \omega_c} \quad (8)$$

$$H_{closed} = \frac{T(s)}{1 + T(s) \cdot K_{LPF}(s)} \quad (9)$$

$$H_{closed} = K \cdot \frac{2\zeta\omega_n s + \omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad (10)$$

$$K_p = \frac{2\zeta\omega_n}{E_m}, \tau = \frac{E_m \cdot K_p \cdot \omega_c}{\omega_n^2}, \omega_c = 2\zeta\omega_n \quad (11)$$




그림 4 LPF를 고려하지 않은 경우와 고려한 경우 PLL 동특성 비교

Fig.4 Comparison of PLL dynamics simulation without and with the consideration of LPF

2.3 제안된 가변 파라미터 PLL 알고리즘

2.2에서 설명한 것과 같이 PLL 시스템의 동특성은 LPF의 적절한 차단주파수의 설정과 밀접한 관계가 있다. 본 논문에서 제안한 방법은 가변 PI 게인과 가변 LPF 차단주파수를 사용하여 정상상태에서 들어올 수 있는 노이즈를 차단하여 정상상태 에러를 줄이고 과도상태의 경우에는 LPF의 차단주파수 변경을 통하여 빠르게 전원의 위상각을 추종할 수 있다. 이는 그림 5와 같은 PLL 블록으로 표현할 수 있다.




그림 5 제안된 가변 파라미터 PLL 시스템 블록도

Fig. 5 Block diagram of proposed variable parameter PLL system

제안된 가변 파라미터 계산블록을 살펴보면 그림 6과 같다. E_{dc-f} 의 변동을 확인하여 일정범위에 있을 때는 Normal Condition으로 생각하여 (11)와 같은 게인과 차단주파수로 설정하고 전원사고 등의 큰 변동이 생겼을 경우에는 빠른 전원의 위상각 추종을 위하여 LPF의 차단주파수를 α 배하여 LPF의 영향을 적게 받게 게인을 변경하여 전원의 위상각을 빠르게 추종할 수 있도록 하였다.




그림 6 가변 파라미터 계산 블록

Fig.6 Variable Parameter Calculation Block

3. 시뮬레이션 및 실험

이의 동특성을 확인하기 위하여 Psim을 이용하여 시뮬레이션을 수행하였다. 그림 8은 제안된 방법과 기존의 방법으로 Phase Jump와 전원사고를 동시에 일으켰을 때 이것이 Theta와 동기좌표계 q축 전압에 미치는 영향을 보여준 것이다. 제안된 방법이 기존의 방법에 비하여 전원의 위상각을 추종 속도가 매우 빨라짐을 확인 할 수 있다. 시뮬레이션의 검증을 위하여 그림 7과 같은 PLL 실험 장치를 구성하였다. 사고 전원의 사고 전원의 신호를 만들기 위하여 2채널 동기를 맞출 수 있는 임의 파형 발생기를 사용하여 가상의 사고전원 사고를 만들어 이를 사용하여 실험하였다. 그림 9는 위상변동과 전압 급변시의 기존방법으로 실험을 수행한 결과이며, 그림 10은 제안된 방법으로 실험을 수행한 결과이다. 시뮬레이션과 같은 상황에 대해서 같은 조건으로 실험을 수행하였으며 시뮬레이션과 같은 결과를 얻을 수 있었다.




그림 7 PLL 특성 실험 장치 구성도
Fig.7 Experimental setup for PLL Dynamics Test

4. 결 론

본 논문에서는 실제 PLL 각종 노이즈와 주변상황에 의하여 사용되어 지고 있는 LPF를 포함한 모델링을 통하여 구한 계인의 설정방법을 제안하였으며 또한 이를 시뮬레이션과 실험을 통하여 검증하였다. 또한 둘의 결과가 일치함을 알 수 있다. 기존의 방법과는 다르게 정상상태에서는 노이즈에 강하고 과도상태에서는 LPF에 의한 지연을 최소화 하여 빠르게 위상각을 추종할 수 있는 새로운 PLL 알고리즘을 제시하고 시뮬레이션과 실험을 통하여 기존방법과 제안된 방법을 비교함으로써 과도상태의 응답성이 좋아짐을 입증하였다.




그림 8 위상과 전압 급변 시 PLL 동특성 비교 시뮬레이션
Fig. 8 Comparison of PLL dynamics simulation during phase and voltage change




그림 9 위상과 전압 급변 시 기존 방법의 PLL 동특성
Fig. 9 Dynamic performance of conventional PLL system during phase and voltage change




그림 10 위상과 전압 급변 시 제안된 방법의 PLL 동특성
Fig. 10 Dynamic performance of proposed PLL system during phase and voltage change

감사의 글

본 연구는 기초전력연구원 과제인 3kw급 시뮬레이터를 이용한 분산전원의 연계운영 기초기술개발(과제번호 : R-2007-1-015-01)의 지원으로 수행되었음.

참고 문헌

- [1] S.-J. Lee, S.-K. Sul, "A New Phase Detecting Method for Power Conversion Systems" IEEE Industry Applications Conference, Vol. 4, Oct. 1999.
- [2] P. Rodríguez "Decoupled Double Synchronous Reference Frame PLL for Power Converters Control" IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 22, NO. 2, MARCH 2007.
- [3] S.-K. Chung, "Phase-locked loop for grid-connected three-phase power conversion system", Electric Power Applications, IEE Proceedings, Volume 147, Issue 3, May 2000.
- [4] 김형수, 최중우 "전차원 상태관측기를 이용한 3상 불평형 전원의 PLL 성능 개선" 전력전자학회, 전력전자 학술대회논문집 전력전자학회 2007년도 전력전자 학술대회 논문집, 2007. 7.
- [5] M. Kamata, T. Shono, T. Saba, I. Sasase, S. Mori, "Third-order phase-locked loops using dual loops with improved stability", IEEE Pacific Rim Conference, Volume 1, pp. 20-22, Aug. 1997.
- [6] 최형진, 송승호, 정승기, 최주엽, "LVRT를 위한 전원 전압 위상 및 크기의 고속 모니터링", 한국풍력에너지학회, 한국풍력에너지 학술대회논문집 한국풍력에너지학회 2008년도 풍력에너지 학술대회 논문집 게재 예정