

30nm급 Multi-level Non-volatile Memory의 특성 및 동작 평가를 위한 주변 회로 설계

*윤한섭, **박성우, **이학수, 꺾계달
 한양대학교 전자통신컴퓨터공학부

e-mail : hansubyoona@hanyang.ac.kr, micro@hanyang.ac.kr,
 xuelizhe@hanmail.net, kwack@hanyang.ac.kr

The Peripheral Circuit Design of 30nm Multi-level Non-volatile Memory for characteristics and operating evaluation.

*Han-Sub Yoon, **Seong-Woo Park, **Xue-Zhu Li, Kae-Dal Kwack
 Advanced Semiconductor Research Center,
 Division of Electronics & Computer Engineering, Hanyang University.

I. 서론

현재의 Flash 메모리는 집적도의 한계와 속도에 있어서 문제점을 가지고 있으며 이러한 한계를 극복하기 위해서 새로운 물질과 구조의 메모리 소자의 개발 및 같은 크기의 셀 안에 보다 많은 정보를 저장할 수 있는 기술의 개발이 필요한 상황이다.

본 논문에서는 차세대 메모리 기술 중 전하 트랩형 (Charge trap type)인 SONOS 셀의 특성을 기준으로 하는 낸드 형태의 다중 레벨 64비트 Cell array의 동작 및 신뢰성 그리고 그 특성을 테스트 할 수 있는 주변 회로를 연구 하였다.

II. 본론

고안된 회로는 비휘발성 메모리의 동작에 필요한 다양한 레벨의 전압을 내부적으로 생성되도록 설계하고 계단형 전압에 의해 게이트 전압을 조절하는 전류 방식의 센싱 방법을 이용하여 보다 효율적인 다중 레벨 비휘발성 메모리의 주변회로를 설계하였다.

주변 회로는 명령 디코더(Command Decoder), 워드라인 디코더(X-Decoder), 비트라인 디코더(Y-Decoder), 감지 증폭기(Sense Amplifier), 펄스 발생기(Oscillator) 그리고 출력 버퍼(Output Buffer)등의 회로로 구성 되어있다.




그림 1. 전체 주변회로 블록도

2.1 명령 디코더(Command Decoder)

명령 디코더는 6비트의 주소신호와 CEPAD, OEPAD, WEPAD의 동작 결정 제어신호와 CPAD0, CPAD1의 테스트 동작 신호를 입력받아 각각의 블록들이 적절한 동작을 하도록 내부 명령 신호들을 생성하는 역할을 한다.




그림 2. 제어 신호들

2.2 워드라인 디코더(X-decoder)

워드라인 디코더는 주소의 하위 3비트와 명령 디코더에서 생성된 내부 제어 신호들에 의해 각 동작에 필요한 8비트의 워드라인 전압을 결정한다.

