

나노급 N-type 폴리실리콘게이트의 니켈실리사이드 공정에 따른 안정화 효과

박종성¹, 윤기정², 송오성³

^{1,2,3}서울시립대학교 신소재공학과

기존의 도핑되지 않은 30, 70 nm 나노급 N형 폴리실리콘게이트 상부에 니켈실리사이드를 만들 때 폴리실리콘과 니켈실리사이드의 혼합현상으로 저항이 증가하는 문제가 있었다. 나노급 폴리실리콘에 As⁺로 적정한 N형 도핑을 실시하고 동일한 니켈실리사이드 공정을 진행하여 저저항의 안정적인 게이트를 만들 수 있는지 확인하였다.

200 nm의 열산화막을 성막시킨 웨이퍼 전면에서 LPCVD를 이용하여 다결정실리콘을 30, 70 nm 성막하였다. 성막한 기판전면에 As⁺ 도핑 후 열증착기로 각 기판에 1 nm의 Ir 금속과 10 nm의 Ni 금속을, 10nm Ni 금속을 열증착기로 연속적으로 증착시켰다. 준비된 시편을 300~1000°C의 다른 온도에서 40초간 진공 쾌속열처리(RTA)하여 온도별 나노급 실리사이드를 성공적으로 형성시켰다. N형 도핑을 실시한 폴리실리콘 과 실리사이드의 면저항과 표면이미지를 사점전기저항측정기와 FESEM으로 각각 측정하였다.

N-type 도핑을 실시한 30 nm, 70 nm의 나노급 폴리실리콘 기판의 면저항은 각각 2.0, 1.4k Ω /sq이었다.

30 nm-다결정 Si기판에 10 nm의 Ni, 10 nm Ni/1 nm Ir을 열증착한 후 300~1000°C까지 열처리시킨 경우의 면저항 결과, Ni로부터 생성된 니켈실리사이드는 400~700°C 범위에서는 저저항 NiSi가 300°C이하에서는 Ni₂Si가 생성된 것으로 판단되었고 750°C이상에서는 M Ω 이상의 고저항이 생성되었다. Ni과 Ir로부터 생성된 니켈실리사이드는 400~700°C 범위에서만 안정한 저저항 니켈실리사이드를 보이고 750°C 이상에서는 M Ω 이상의 고저항이 측정되었다.

70 nm-다결정실리콘기판 경우의 면저항 결과, 30 nm-다결정실리콘기판 경우와 달리 Ni로부터 생성된 실리사이드는 400~700°C까지 매우 안정한 저저항의 NiSi를 보이고 1000°C에서는 약 300 Ω /sq의 중저항으로 증가하였다.

700°C~1000°C 고온범위의 미세구조 관찰결과, 30 nm-poly Si 구조는 700°C의 균일한 표면에서 온도가 높아짐에 따라 전체의 응집이 일어나 고저항의 부도체가 될 수 있었으며 70 nm-poly Si 구조는 저저항의 균일한 표면에서 온도가 높아짐에 따라 잔류실리콘과 실리사이드층이 혼합되어 있는 혼합미세구조를 유지하여 면저항이 증가함을 확인하였다.