

차세대 비휘발성 메모리를 위한 TBE (Tunnel Barrier Engineered) 절연막의 전기적 특성 비교

박군호¹, 정명호¹, 김관수¹, 정종완², 조원주¹

¹광운대학교 전자재료공학과, ²세종대 나노공학과

비휘발성 메모리의 터널 산화막은 10년 이상의 데이터 보존 특성을 유지하면서 빠른 쓰기/지우기 시간과 낮은 구동전압이 요구된다. 그러나, 데이터 보존 특성과 빠른 쓰기/지우기 특성은 trade-off 관계에 있기 때문에 데이터 보존 특성을 유지하면서 스케일 다운하는 것은 매우 어려운 일이다. 이러한 문제의 가장 유망한 해결책 중의 하나로서 절연체를 적층함으로써 전계에 대한 터널링 전류의 민감도를 증가시켜 10년의 데이터 보존 특성을 유지하면서도 빠른 쓰기/지우기 시간과 낮은 구동전압을 얻을 수 있는 TBM (Tunneling Barrier Engineered Memory) 이다. TBM은 크게 Crested barrier 와 VARIOT의 두가지 종류로 나눌 수 있다. Crested barrier는 가운데 장벽의 높이가 가장 높고 기판과 전극 쪽으로 갈수록 장벽의 높이가 낮아지는 형태이고, VARIOT은 가운데 장벽의 높이가 가장 낮고 기판과 전극 쪽으로 갈수록 장벽의 높이가 높아지는 형태로 Crested barrier 와 VARIOT은 전체적으로 밴드갭과 유전율이 반대로 형성된다. 한편, SiC는 IV 족 화합물 반도체로서 다양한 polytype을 가지고 있으며, 전자친화도가 크기 때문에 전자 소자에 다양한 응용성을 갖고 있으며 많은 분야에서 연구가 이루어졌다. 본 연구에서는 비휘발성 메모리 소자의 성능을 개선시키기 위한 방법으로 Crested barrier 와 VARIOT 구조의 터널링 장벽의 전기적 특성을 비교 분석하였고, MOS (Metal-Oxide-Semiconductor) capacitor 의 구조에 SiC nano dot을 형성하여 메모리 특성도 분석하였다. 적층 절연막은 ONO ($\text{SiO}_2/\text{Si}_3\text{N}_4/\text{SiO}_2$) 와 NON ($\text{Si}_3\text{N}_4/\text{SiO}_2/\text{Si}_3\text{N}_4$) 의 구조를 제작하여 I-V, C-V 특성을 분석하였고, 위의 두 절연막을 터널링 장벽으로 가지면서 SiC nano dot을 전하축적 층으로 형성한 MOS capacitor 구조에서의 메모리 특성을 관찰하였다. 그 결과, 절연막의 I-V, C-V 특성을 통해 전계의 민감도는 ONO 구조가 NON 구조보다 높은 특성을 보였고, SiC nano dot을 형성한 MOS capacitor 구조에서 memory 특성도 양호한 쓰기/지우기 특성을 나타냈다. 따라서, ONO 구조의 VARIOT 장벽이 NON 구조의 Crested 장벽보다 전계의 민감도가 크며 차세대 비휘발성 메모리의 터널 베리어에 적용될 수 있는 가능성이 높다는 것을 알았다.

감사의 글

이 논문은 지식경제부 주관 차세대 테라비트급 비휘발성 메모리 개발 사업의 지원에 의해 연구되었음.