

변형막 식각 방법에 따른 탄화규소 쇼트키 다이오드의 전기적 특성

최영민, 강인호*, 방욱*, 주성재*, 김상철*, 김남균*, 김성진

경남대학교, 한국전기연구원*

Electrical characteristics of SiC schottky diodes treated by the various dry etch methods for a damaged surface

Young-Min Choi, In-Ho Kang*, Wook Bahng*, Sung-Jae Joo*, Sang-Cheol Kim*, Nam-Kyun Kim*, and Sung-Jin Kim
KyungNam University, Korea Electrotechnology Research Institute (KERI)*

Abstract : The 4H-SiC schottky diodes treated by the various dry etch methods were fabricated and electrically characterized. The post etch process including an Inductively Coupled Plasma(ICP) etch and a Neutron Beam Etch(NBE) was performed after a high-temperature activation annealing without graphite cap in order to eliminate the damaged surface generated during the activation annealing. The reverse leakage current of diode treated by ICP was 1/35 times lower than that of the diode without any post etch at the anode bias of -100V, while the reverse leakage current of diode treated by NBE was 1/44 times lower at the same bias.

Key Words : SBD, SiC, NBE, ICP, damaged surface, ion activation annealing

1. 서 론

고전압 SiC 다이오드는 높은 항복전압을 얻기 위하여 JTE(Junction Termination Extensions) 그리고 FLR(Field Limiting Ring)등과 같은 종단구조를 이용하고 있으며 누설전류를 줄이기 위하여 p층을 삽입하는 JBS(Junction Barrier controlled Schottky) 구조로 다이오드를 제작하고 있다[1-3]. 여기서 불순물 주입과 같은 공정 이후에는 주입된 불순물을 이온을 활용해 시키고 불순물 도핑시 발생하는 damage를 제거하기 위하여 고온 열처리 공정이 필수적이다[4]. 하지만 1600°C 이상의 고온에서 열처리 공정을 하게 되면 탄화규소 표면에서 승화현상을 유발시켜 표면이 거칠어지고 화학적 결정학적 변화를 가지는 변형층이 생긴다[5]. 이는 쇼트키 다이오드의 전기적 특성에 좋지 못한 영향을 미친다. 따라서 본 연구에서는 고온 열처리 공정에서 발생되는 표면 변형층의 식각방법을 달리하여 쇼트키 다이오드를 제작하고 그에 따른 변화된 전기적 특성을 조사하였다. 그리고 표면 변형층의 제거는 ICP(Inductively Coupled Plasma)와 NBE(Neutron Beam Etch)인 두 가지 건식식각 방법으로 제거하고 표면 변형층을 제거하지 않은 SiC 다이오드와 전기적 특성의 변화를 비교 분석하였다.

2. 실 험

본 실험에서는 n형 4H-SiC위에 $2.29 \times 10^{15} \text{ cm}^{-3}$ 의 도핑농도와 18μm의 두께로 에피층을 성장시킨 웨이퍼를 이용하였다. 고온 열처리는 표면 보호막 없이 650Torr의 Ar 분위기에서 1650°C로 30분간 진행하였다. 표. 1은 각 시편의 고온 열처리 조건과 건식식각 공정 유무를 나타내었다. 시편 모두 같은 조건에서 고온 열처리 공정을 진행하였다. 시편 #2는 고온 열처리 후 ICP 방법으로 2000 Å의 두

께로 식각하였고 시편 #3은 NBE 방법으로 2000 Å의 두께로 식각하였다. 쇼트키 다이오드를 제작하기 위하여 모든 샘플을 RCA 세척을 한 후 건식 산화법으로 SiO₂를 2시간 동안 약 200 Å를 성장시켰다. 오믹 접합을 형성하기 위하여 뒷면 산화막을 제거한 후 니켈(Ni)을 1000 Å 두께로 증착하고 약 950°C에서 30초간 열처리 공정을 진행하였다. 쇼트키 접합을 형성하기 위하여 PR(Photoresist) 패턴 공정을 한 후 BOE(Buffer Oxide Etcher)에 5분간 담금법을 이용하여 쇼트키 접합 부분의 SiO₂를 제거하고 금속(Ni)을 1000 Å 두께로 증착을 하였다. 마지막으로 Lift off 공정으로 쇼트키 접합 부분외의 금속을 제거하여 쇼트키 다이오드를 제작하였다. 쇼트키 다이오드의 지름은 동일 기판상에 200~900um의 다양한 크기로 제작하여 측정하였다.

표 1. 각 소자별 공정 조건

공정 \ 샘플 번호		1	2	3
Activation	Temp.	1650°C		
	Pressure	650Torr	<input type="radio"/>	<input type="radio"/>
	Time	30분		
	Gas	Ar		
ICP	Thickness	2000 Å	X	<input type="radio"/>
NBE	Thickness	2000 Å	X	<input type="radio"/>

3. 결과 및 고찰

그림. 1은 제작된 4H-SiC 쇼트키 다이오드의 순방향 바이어스 특성이다. 순방향 바이어스 특성 곡선에서 보였듯이 변형막을 제거하지 않은 소자와 ICP로 변형막이 제거된 소자 그리고 NBE로 변형막이 제거된 소자 모두 문턱 전압이 1.35V임을 알 수 있다. 그림. 1의 작은 지수그래프 특성곡선에서는 변형막을 제거하지 않은 소자와 변형막을

제거한 소자에서 거의 일치하는 특성 곡선을 볼 수 있다. 이는 변형막이 각 소자의 순방향 특성 변화에 큰 영향을 미치지 않는 것으로 판단된다. 또한 ideal factor가 이상적인 값인 1에 가까운 값을 가지며 순방향 확산 전류에 대한 변형막의 영향은 크지 않았다.




그림 1. 제작된 다이오드의 순방향 특성 곡선

그림. 2는 제작된 4H-SiC 쇼트키 다이오드의 역방향 바이어스 특성 곡선을 나타내었다. 그림에서 변형막을 제거하지 않은 소자와 변형막을 제거한 소자간의 다소 변화된 특성을 보여주고 있다. 낮은 전압에서부터 누설전류의 증가는 변형막을 제거하지 않은 소자에서 크게 나타나고 있다. 이는 변형막이 표면에 전류의 경로가 되어 누설전류를 증가시키는 역할을 할 수 있다.

그림. 2에서 변형막을 제거한 다른 두 소자에서도 누설전류의 차이를 보이고 있다. ICP로 변형막을 제거한 소자에서 역방향 전압 -100V로 인가했을 때의 누설전류는 6.73pA를 얻었다. 이 측정된 값은 변형막을 제거하지 않은 소자의 누설전류 234pA의 값보다 약 1/35배 이하로 감소된 값이다. NBE로 변형막을 제거한 소자에서 역방향 전압 -100V로 인가했을 때의 누설전류는 5.35pA를 얻었다. 이 측정된 값은 변형막을 제거하지 않은 소자의 누설전류보다 약 1/44배 이하로 감소된 값이다. 또한 ICP로 변형막을 제거한 소자의 누설전류보다 1.38pA만큼 감소하였다.

여기서 ICP는 식각공정을 수행하기 위한 다량의 이온들이 존재하는데 이들 이온들이 수백 eV의 에너지로 표면에 충돌되기 때문에 물리적, 전기적 손상이 발생한다. 반면, NBE는 식각 깊이를 정밀히 제어하면서 피식각 물질 층에 대한 손상을 최소화 할 수 있는 중성빔을 이용한 식각방법이다. 따라서 ICP로 변형막을 제거한 소자보다 NBE로 변형막을 제거한 소자의 누설전류가 감소하였다. 이는 ICP보다 NBE 식각방법이 쇼트키 접합이전에 표면의 손상을 줄이면서 변형막의 제거가 우수한 것으로 판단된다. 본 연구로부터 식각방법에 따른 누설전류의 변화를 관찰 할 수 있었으며 ICP 식각방법 보다 NBE 식각방법이 변형막의 제거가 우수하며 이온들의 의한 표면 거칠기를 최소화하면서 탄화규소 쇼트키 다이오드 소자 제작에 있

어 필수적인 식각방법임을 알 수 있다.




그림 2. 제작된 다이오드의 역방향 특성 곡선

4. 결론

4H-SiC 쇼트키 다이오드 제작하여 고온 열처리 공정으로 형성된 변형막을 식각방법에 따른 전기적 특성의 변화를 고찰하였다. 변형막을 제거한 쇼트키 다이오드에서 누설전류가 현저히 감소하였으며 ICP보다 NBE의 변형막 식각에 따른 누설전류의 크기가 더욱 감소한 것을 확인하였다.

감사의 글

본 논문은 산업자원부가 지원하는 국가 반도체연구사업인 "시스템집적반도체기반기술개발사업(시스템IC2010)"을 통해 개발된 결과임을 밝힙니다.

참고 문헌

- [1] 송근호, 김남균, 방욱, 김상철, 김형우, 김은동, "Field ring 구조를 이용한 고전압 SiC schottky diode 제작", 한국전기전자재료학회 2002학술대회논문집, p. 350, 2002
- [2] 정희종, 방욱, 강인호, 김상철, 한현숙, 김남균, 이용재, "4H 탄화규소 쇼트키 다이오드에서 접합종단기법에 따른 항복전압 특성", 한국전기전자재료학회 2005 학술대회논문집, p. 191, 2005
- [3] B, Jayant Baliga, "Power Semiconductor Devices", PWS publishing company, p. 182, 1995
- [4] M. A. Capano, S.-H. Ryu, J. A. Cooper, Jr and M. R. Melloch, "Surface morphology of ion implanted silicon carbide", Electronic Materials Conference, Charlottesville, VA, p. 24, 1998.
- [5] 송근호, 김남균, 방욱, 김상철, 서길수, 김은동, "SiC 웨이퍼의 이온 주입 손상 회복을 통한 macrostep 형성 억제", 한국전기전자재료학회 2002학술대회논문집, p. 346, 2002