한국정보과학회:학술대회논문집 (Proceedings of the Korean Information Science Society Conference)
- 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
- /
- Pages.456-459
- /
- 2008
- /
- 1598-5164(pISSN)
공정 변이 조건 하의 수율 인식 캐시 설계를 위한 캐시 메모리 내로우 밸류 검색
Searching Narrow Values of Cache Memory for Yield-Aware Cache Design under Process Variation
- Jang, Hyung-Beom (Dept. of Computer and Communication Engineering, Korea University) ;
- Chung, Sung-Woo (Dept. of Computer and Communication Engineering, Korea University) ;
- Yoon, Sung-Roh (School of Electrical Engineering, Korea University)
- 발행 : 2008.06.30
초록
공정 기술의 발전에 따라 공정 변이 (process variation)에 따른 수율 (yield) 감소 문제가 대두하고 있으며, 공정 변이 대응 설계 기법 (process variation tolerant design technique)은 하드웨어 제작 시 반드시 고려되어야 할 중요한 요소가 되었다. 캐시 메모리 (cache memory)의 경우에도 공정 변이로 인한 수율 감소 문제에 대처할 수 있는 설계 방법의 개발이 절실하다. 본 논문에서는 캐시에 저장되는 데이터의 특성 분석을 통해 공정 변이에 대응할 수 있는 새로운 캐시 구조 설계에 대한 연구를 소개한다.
키워드