한국정보통신학회:학술대회논문집 (Proceedings of the Korean Institute of Information and Commucation Sciences Conference)
- 한국해양정보통신학회 2008년도 추계종합학술대회 B
- /
- Pages.740-743
- /
- 2008
재구성 가능한 암호화 프로세서에 적합한 32비트 곱셈기의 연구
Study of a 32-bit Multiplier Suitable for Reconfigurable Cryptography Processor
- 문상국 (목원대학교 전자공학과)
- Moon, San-Gook (Mokwon University, Department of Electronic Engineering)
- 발행 : 2008.10.31
초록
본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트
RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication,