

GSM/CDMA 대역용 LTCC Diplexer 설계 연구

김태완 · 이영철

국립목포해양대학교

Study on a LTCC Diplexer Design for GSM/CDMA Applications

Tae Wan Kim and Young Chul Lee

Mokpo National Maritime University (MMU)

E-mail: leeyc@mmu.ac.kr

요 약

본 논문에서는 LTCC 다층회로 기술을 이용하여 GSM/CDMA 대역을 분리 하는 diplexer를 설계 하였다. Diplexer의 집적도를 높이기 위해 3차원 적층형 인덕터와 커패시터를 이용하여 설계되었다. Diplexer는 유전율을 7.2인 총 6층의 LTCC 기판에 설계되었고, 설계 되어진 다이플렉서의 크기는 CB-CPW pad를 포함하여 $3,450 \times 4,000 \times 600 \mu\text{m}^3$ 이다. GSM 대역의 통과 필터는 -0.23 dB 이하의 삽입 손실과 -10 dB 이하의 반사 손실, CDMA 대역의 통과 필터는 -0.53 dB 이하의 삽입 손실과 -10 dB 이하의 반사 손실의 특성을 보였다.

ABSTRACT

In this paper, a diplexer circuit to separate GSM/CDMA band is designed using a LTCC (Low Temperature Cofired Ceramic) multi-layer technology. In order to increase a integration capability of the diplexer, it is designed in 6-layer LTCC substrate with a relative dielectric constant of 7.2 using 3-dimensional (3-D) multi-layer inductors and capacitors. The size of the designed diplexer including CB-CPW pads is $3,450 \times 4,000 \times 600 \mu\text{m}^3$. An insertion loss (IL) and return loss of GSM band are less than -0.23 dB and -10 dB, respectively. In the case of CDMA band, the IL of -0.53 dB and RL of below -10 dB are achieved.

키워드

LTCC, diplexer, low-pass filter, high-pass filter

I. 서 론

최근 급속도로 발전하고 있는 정보통신 산업과 함께 무선통신 시스템의 소형화, 집적화에 대한 요구도 증가하고 있다. 그러나 RF 시스템에서 인덕터, 커패시터, 듀플렉스, 다이플렉서 등의 수동 소자의 비율은 80 퍼센트 이상 차지하고 있으며 [1], 이로 인해 집적화가 어려워 소형화에 큰 문제를 지니고 있다. 따라서 소형화 및 집적화의 요구를 만족시키기 위해 저가격화와 저손실의 소자 및 패키징 기술에 대한 많은 연구가 진행되고 있다. 그 중 LTCC는 크기가 작고, 저가에 고성능을 가지면서 높은 신뢰성을 갖춘 RF 모듈로 제작이 가능하여 RF 수동 소자 모듈화 기술의 중요한 부분을 차지하고 있다 [2].

본 논문에서는 소형화와 집적화를 가능하게 하는 LTCC 기술을 이용하여 GSM/CDMA 대역 분리용 3차원 적층형 다이플렉서를 설계 하였다. 집중 수동 소자를 이용하여 설계 하였으며, 저역 통과 필터에 인덕터와 고역통과 필터에 커패시터를 결합시켜 원하는 주파수 대역을 통과 시킬 수 있도록 하였다. 3차원 시뮬레이션을 이용하여 집중 수동 소자에 대한 소자 값을 추출 하였으며, 최적화 과정을 걸쳐 다이플렉서의 적절한 소자 값을 추출 하였다. GSM/CDMA 대역 분리용 다이플렉서는 총 6층의 LTCC 기판에 설계되었고, 각 층의 높이는 $100 \mu\text{m}$ 이다. 이때 기판의 유전율은 7.2이다.

II. 3차원 적층형 LTCC 다이플렉서 설계


2-1 schematic 회로 설계

본 논문에서 설계한 다이플렉서는 기본적으로 고역통과 필터(HPF: high pass filter)와 저역통과 필터(LPF: low pass filter)의 결합으로 이루어져 있으며, 저역통과 필터에 인덕터와 고역통과 필터에 커패시터를 각각 출력 단에 병렬로 그림 1과 같이 배치함으로써, 통과대역 특성을 나타내도록 설계하였다. 본 연구에서 설계한 다이플렉서의 설계 조건은 표 1.과 같다.


표 1. 다이플렉서의 설계 조건

	GSM(LPF)	CDMA(HPF)
Passband	820~960 MHz	1750~1950 MHz
Rejection	1500 MHz	1100 MHz
Ripple	0.1dB Max	0.1dB Max
n	3	3

적층형 구조를 갖는 RF 소자는 작게 만들 수 있는 장점이 있지만, 구조적으로 복잡하기 때문에 schematic 회로를 이용하여 표 1.의 조건을 만족하는 Chevychev 저역통과 필터와 고역 통과 필터를 먼저 설계 하였다. 그리고 저역 통과 필터에 인덕터(L3)를, 고역 통과 필터에 커패시터(C3)를 병렬로 연결함으로써, 저역 통과 필터와 고역 통과 필터의 주파수 특성 중 일부 주파수 대역을 차단 하였다. 그 결과 원하는 주파수 대역만을 통과 가능한 다이플렉서를 설계 할 수 있었다. 그림 1.은 이런 과정을 통해 설계된 저역 통과 필터와 고역 통과 필터이다. 그리고 저역 통과 필터와 고역 통과 필터의 설계결과는 그림 2.에 나타내었다.




(a) LPF




(b) HPF

그림 1. LPF와 HPF의 schematic 회로



(a) LPF의 S-parameter 특성



(b) HPF의 S-parameter 특성

그림 2. LPF와 HPF의 schematic 회로에 대한 S-parameter 특성

설계되어진 저역 통과 필터와 고역 통과 필터를 결합하여 다이플렉서의 기본 회로를 설계하였다. 또한 각 소자의 값을 최적화하여 최종 회로를 설계 하였다. 설계한 다이플렉서의 회로는 그림 3.과 같다.




그림 3. 다이플렉서의 schematic 회로

2-2. 3차원 적층형 LTCC 다이플렉서 설계

다이플렉서의 초소형화를 위해 3차원 적층형으로 인덕터와 커패시터를 설계 하였다. 3차원 다이플렉서의 설계를 위해 5층의 LTCC 기판이 이용되었고, 나머지 1층은 GND 층으로 이용되어 총 6층에 집적되었다. 각 층의 높이는 100 μm 이며, 유전율은 7.2 이다. 기판의 유전 손실은 0.0019이다.

앞 절의 schematic 회로 설계 과정을 토대로 각 집중 수동 소자를 결합하여 저역 통과 필터와 고역 통과 필터를 적층형 구조로 설계 하였으며 이를 결합하여 3차원 적층형 다이플렉서를 설계 하였다. 집중 수동 소자끼리 연결되는 부분과 각 집중 수동 소자 사이에 생기는 기생 커패시터와 인덕터는 다이플렉서의 특성에 영향을 주어 소자 값에 영향을 준다. 그래서 원하는 주파수 대역을 만족시키는 소자 값을 찾기 위해, 각 집중 수동 소자를 변형시켜 각 소자 값을 조절 하였다. 최적화된 3차원 적층형 다이플렉서의 구조는 그림 4와 같으며, CB-CPW pad를 포함한 전체 크기는 $3,450 \mu\text{m} \times 4,000 \mu\text{m} \times 600 \mu\text{m}$ 이다.




그림 4. 3차원 적층형 다이플렉서 구조

III. 3 차원 적층형 다이플렉서의 시뮬레이션 결과

3차원 적층형 다이플렉서의 설계에 대한 특성은 그림 5와 같으며, GSM 대역의 통과 필터는 -0.23 dB 이하의 삽입 손실과 -10 dB 이하의 반사 손실, CDMA 대역의 통과 필터는 -0.53 dB 이하의 삽입 손실과 -10 dB 이하의 반사 손실의 특성을 보였다. 출력단의 격리도(isolation, S32)은 -20 dB이하로 양호하였다.




그림 5. 3차원 적층형 다이플렉서의 시뮬레이션 결과

IV. 결 론

본 연구에서는 3차원 LTCC 다층회로 기술을 이용하여 GSM/CDMA 대역을 분리 하는 diplexer를 설계 하였다. Diplexer의 집적도를 높여 크기를 감소시키기 위해 3차원 적층형 헬리컬 인덕터와 3차원 병렬 적층 커패시터를 이용하여 설계되었다. 설계 되어진 다이플렉서의 크기는 CB-CPW pad를 포함하여 $3,450 \times 4,000 \times 600 \mu\text{m}^3$ 이다. GSM 대역의 통과 필터는 -0.23 dB 이하의 삽입 손실과 -10 dB 이하의 반사 손실, CDMA 대역의 통과 필터는 -0.53 dB 이하의 삽입 손실과 -10 dB 이하의 반사 손실의 특성을 보였다.

감사의 글

이 논문은 2006년 교육인적자원부의 재원으로 한국 학술진흥재단의 지원을 받아 수행된 연구임 (KRF-2006-521-D00328).

참고문헌

- [1] K. J. Lee, "Design, Fabrication, and Reliability Assessment of Embedded Resistors and Capacitors on Multiayerd Organic Substrates", International Symposium on Advanced Packaging Materials, pp. 249-254, March. 2005.
- [2] A. Sutono, D. Heo, Y.-J. Emery Chen and J. Laskar, "High-Q LTCC-based passive library for wireless system-on-package(SOP) module development", IEEE trans. Microwave Theory Tech, vol. 49, no. 10, pp. 1715-1724, 2001.
- [3] Jens Müller, "Integrated Capacitor using LTCC", Micro Tech 2002, January 29-30, 2002.
- [4] Byoung Hwa Lee, "Compact Diplexer and Its Implementation for Wireless Communication Systems", Microwave and Optical Technology Letters, vol. 48, No. 7, pp 1413-1415, July 2006.
- [5] Keun Heo, "Characterization and Wideband Modeling of Miniaturized LTCC Helical Inductors", IEEE trans. Microwave Theory Tech, vol. 17, no. 3, pp. 160-162, March 2007