Implementation & Verification of RFID Gen2 Protocol on FPGA Prototyping board

FPGA를 이용한 RFID Gen2 protocol의 구현 및 검증

This paper presents the VHDL implementation procedure of the passive RFID tag in Ultra High Frequency RFID system. The operation of the tag compatible with the EPCglobal Class1 Generation2(GEN2) protocol is verified by timing simulation after synthesis and implementation on prototyping board. Due to the reading range with relatively large distance, a passive tag needs digital processor which facilitates faster decoding, encoding and state transition for enhancement of the interrogation rate. Also with UART communication, verify a inventory Round in Gen2 Protocol. The verification results with the fastest data rate, 640kbps, and multi tags environment scenario show that the implemented tag spend 1.4ms transmitting the 96bits EPC to reader.

본 논문에서는 EPCglobal Class1 Gen2 protocol의 UHF(Ultra High Frequency) 대역 수동형 태그의 디지털 프로세서를 VHDL로 설계하고, FPGA를 사용한 프로토타이핑 보드를 통해 구현하여 수동형 태그의 인식률을 제고하여 본다. 제한된 인식거리로 인해 다수의 태그들을 Frame-Slotted Aloha 방식으로 인식해야하는 UHF 대역의 RFID(Radio Frequency IDentification) 환경에서, 태그들의 효율적인 응답 및 상태 천이가 가능하도록 구현하였다. 또한 C로 설계한 리더와의 UART 통신을 통하여 Gen2 Protocol의 Inventory Round가 원할히 동작함을 검증하였고, 640Kbps 태그 응답 속도에서 약 1.4ms만에 96bit EPC코드를 리더에게 전송하는 일련의 과정을 확인 할 수 있었다.