High Speed and Low Power Scheme for a Fingerprint Identification Algorithm

고속 저전력 지문인식 알고리즘 처리용 회로

This paper proposes an effective hardware scheme for gabor filter and thinning stage processing of a fingerprint identification algorithm based on minutiae with 80% cycle occupation of 32-bit RISC microprocessor. The algorithm was developed based on minutiae with bifurcation and ending point. The analysis of an algorithm source rode was performed using ARM emulator.

본 논문에서는 특징점 기반의 지문인식 알고리즘의 각 단계에 있어서 32-bit CPU 사이클 점유율을 분석하고 그 중 전체 80%를 차지하고 있는 가보필터링과 세선화 단계를 처리하기 위한 전용 하드웨어 구조를 제안한다. 특징점 기반의 지문인식 알고리즘을 개발하였으며 소스 코드를 분석하여 가보필터링과 세선화 단계의 처리를 마이크로프로세서가 처리하지 않고 바이패싱하기 위한 전용 하드웨어를 위한 선행연구를 ARM 에뮬레이터 환경에서 실시하였다.