Design of the voltage tuning circuit for signal noise rejecting and band selecting filter

신호잡음 제거 및 대역선택용 필터를 위한 전압 안정화 회로 설계

신호잡음 제거 및 대역 선택용으로 사용되고 있는 필터의 특성을 보정하기 위한 전압 안정화 회로를 설계하기 위한 방법으로 전류비교 방식의 전압안정화 회로를 설계하였다. 제안된 전류비교 방식의 전압안정화 회로는 부가적인 회로가 추가로 필요하지 않아 칩 면적을 최소화 할 수 있고, 저전력 특성을 만족시키는 전류 비교 방식을 이용하여 원하고자 하는 각각의 채널 선택에 따른 제어 전압을 안정적으로 공급함으로써 주파수 특성을 유지시킬 수 있다. 설계된 전류비교방식을 통하여 전류를 감지 및 비교하여 자동적으로 보상하고 원하는 채널에 따라 각각의 제어 전압을 일정하게 유지될 수 있음을 시뮬레이션 결과를 통하여 확인하였다.