

# 계통연계형 인버터의 왜곡된 계통전압에 의해 발생하는 전류고조파 저감방법

목형수, 최규하, 이정민\*, 김상훈\*\*, 지준근\*\*\*  
 건국대학교, \*(주)효성, \*\*강원대학교, \*\*\*순천향대학교

## Reduction Method of Harmonic Current by Distorted Grid Voltage in the Grid-connected Inverter

H.S. Mok, G.H. Choe, J. M. Lee\*, S. H. Kim\*\*, J.K. Ji\*\*\*  
 Konkuk Univ., \*Hyosung Corp., \*\*Kangwon Univ., \*\*\*Soonchunhyang Univ.

### Abstract

Phase angle in grid-connected inverter is important information for current control. When different loads are connected to PCC(Point of Common Coupling) of grid, distorted grid voltage is taken place by load utility generating distorted current. Especially, in case the grid voltage is distorted by low order frequency such as 3<sup>rd</sup>, 5<sup>th</sup> harmonic, phase angle of PLL output is distorted.

This paper analyze problem of current THD(Total Harmonic Distortion) due to distorted phase angle by distorted grid voltage, and propose control method compensating this problem. Also, it's validity is verified by simulation and experiment.

### 1. 서론

최근 에너지 수급문제 및 환경문제에 대한 관심 고조로 태양광, 풍력, 연료전지와 같은 신·재생에너지원을 이용한 분산형 발전시스템의 활용이 대두되고 있으며, 이러한 분산형 발전시스템과 전력계통을 연계운전하기 위해서 기존 전력계통과 동일한 전력품질을 유지하고, 계통에 능동적 영향을 주지 않기 위한 계통연계기술에 대한 연구가 진행되고 있다.<sup>[1][2]</sup>

계통연계형 인버터는 계통전압의 주파수와 위상각이 연계기술에 있어서 매우 중요한 정보이며, 외부 노이즈나 외란이 유입될 경우에도 순시적으로 정확히 검출되어야 한다. 계통의 위상각을 검출하는 여러가지 방식 중에서 3 상 인버터에서는 계통 전압벡터의 동기좌표계 PLL (Phase Lock Loop)을 통하여 위상을 쉽게 검출할 수 있지만, 단상 인버터의 경우에는 가상 2 상 방식을 이용하여 동기좌표계 PLL 로써 위상각을 검출한다. 계통의 공통접속점(PCC)에 서로 다른 부하들이 선로상에 공통으로 접속될 경우 왜곡된 전류를 발생하는 부하기기로 인해 계통전압 왜곡을 야기시킨다. 특히 3<sup>rd</sup>, 5<sup>th</sup> 고조파와 같은 저차주파수에 의해 계통전압이 왜곡된 경우 PLL 출력 위상각이 왜곡되는 문제가 발생하고, 이러한 조건하에서 위상각 검출 관련 연구가 진행되어 왔다.<sup>[3][4]</sup>

본 논문에서는 계통연계형 단상 인버터 경우에 공통접속점 선로상에 존재하는 전원 전압의 왜곡으로 인하여 기존 가상 2 상방식의 동기좌표계 PLL 을 통하여 검출된 위상각으로 전류제어를 수행함에 있어서 문제점을 분석하고, 특히 전류 THD 에 영향을 주는 요인 에 대하여 기술하였다. 또한 왜곡된 위상각을 보상하여 전류를 제어하는 방식을 제안하고, 이를 통하여 전류 고조파를 저감하는 방법을 제시하였다. 제안된 제어방식은 시뮬레이션과 시험을 통하여 그 타당성을 검증하였다.

### 2. 가상 2상 방식의 단상 PLL

지금까지 제안된 단상 PLL 방법들로는 Inverse Park-based PLL, Hibert transformer Based PLL, Transport Delay-Based PLL 방법과 메모리 테이블, 2 차 필터, 1 차 필터, 전역필터를 사용하여 가상 2 상 전압을 생성하여 동기좌표계를 이용한 위상제어방법들이 연구되었다<sup>[5]</sup>. 그림 1 과 같은 가상 2 상 방식의 단상 PLL 은 계통연계형 단상 인버터에서 주로 사용되는 제어방식으로 우선 계통전압  $V_{qs}^s = U \cos \theta$  과  $90^\circ$  위상 지연된  $V_{ds}^s = -U \sin \theta$  전압을 만들어 낸다. 식(1)과 같이 위상각  $\theta^*$  에 의한 동기좌표계 변환을 통해서  $V_{ds}^e$  전압이 '0'으로 제어될 경우에 계통전압의 위상  $\theta$  과 위상각  $\theta^*$  은 일치하게 된다.

$$\begin{aligned} \begin{bmatrix} V_{qs}^e \\ V_{ds}^e \end{bmatrix} &= \begin{bmatrix} \cos(\theta^*) & -\sin(\theta^*) \\ \sin(\theta^*) & \cos(\theta^*) \end{bmatrix} \begin{bmatrix} V_{qs}^s \\ V_{ds}^s \end{bmatrix} \\ &= U \begin{bmatrix} \cos(\theta^* - \theta) \\ \sin(\theta^* - \theta) \end{bmatrix} \end{aligned} \quad (1)$$




그림 1 가상 2상 방식의 단상 PLL 구성도  
 Fig.1 Single-phase PLL block diagram of virtual 2- phase

계통의 공통접속점 선로상에 다이오드 정류기와 같은 비선형부하로 인해 계통전압에 3<sup>rd</sup>, 5<sup>th</sup> 고조파와 같은 저차고조파가 포함되는 경우, 가상 2상 방식의 단상PLL은 계통전압에 포함된 저차 고조파 성분을 제거하지 않으면 위상각에 저차고조파 에 의한 왜곡이 발생한다. 특히 3<sup>rd</sup> 고조파와 같이 기본파 주파수에 근접한 왜곡성분은 계통 전압으로부터 기본파 성분을 추출하기 위한 Low Pass Filter의 차단주파수 역시 근접하므로 설계하기 까다롭다. 다음 절에서 저차 고조파로 인한 위상각 왜곡에 의해

발생하는 전류제어기 문제점에 대하여 기술하였다.

### 3. 위상각 오차에 의한 전류제어 문제점

계통연계형 인버터의 d-q동기좌표계를 이용한 전류제어기는 유효전력과 무효전력을 분리하여 제어가능하고, 정상상태 오차를 줄일 수 있는 장점으로 인해 3상 및 단상 인버터에 많이 적용하고 있다. 전류제어기의 대역폭이 충분히 높고, 동기좌표계 d-q축이 완전히 분리된다고 가정하면, 제어기 관점에서 동기좌표계 d-q축 기준전류와 정지좌표계 d-q축 기준전류는 다음과 같이 놓을 수 있다.

$$i_{qs}^{s*} = i_{qs}^{e*} \cos \theta - i_{ds}^{e*} \sin \theta \quad (2)$$

$$i_{ds}^{s*} = i_{qs}^{e*} \sin \theta + i_{ds}^{e*} \cos \theta \quad (3)$$




그림 2 실제 위상각과 왜곡 위상각의 관계  
Fig.2 Relation of real phase angle and distorted phase angle

그림2와 같이 전원전압의 왜곡으로 인해 위상각이 왜곡되면 동기좌표계→정지좌표계변환 시에 정지좌표계 d-q축 기준전류는 다음식(4), (5)와 같이 왜곡성분을 포함하게 된다.

$$i_{qs}^{s*} = i_{qs}^{e*} \cos(\theta + \Delta\theta) - i_{ds}^{e*} \sin(\theta + \Delta\theta) \quad (4)$$

$$i_{ds}^{s*} = i_{qs}^{e*} \sin(\theta + \Delta\theta) + i_{ds}^{e*} \cos(\theta + \Delta\theta) \quad (5)$$

왜곡된 위상각에 의해 전류제어가 수행될 경우 정지좌표계 d-q축 전류는 다음 식(6)과 같이 실제 동기좌표계 d-q축 전류에 리플성분으로 나타난다. 위상각 왜곡성분  $\Delta\theta$ 가 '0'이라면 실제 동기좌표계 d-q축 전류는  $i_{qs}^{e*}$ ,  $i_{ds}^{e*}$ 로 기준전류와 같이 직류값을 추종하게 되어 정상적인 제어가 수행되지만, 계통전압에 저차 고조파성분인 3<sup>rd</sup>, 5<sup>th</sup> 고조파가 포함될 경우 다음 식(6)과 같이 동기좌표계의 d-q축 실제전류에 리플성분이 포함되고 이는 출력 교류전류상에 포함되어 THD에 영향을 주는 요소가 된다.

$$\begin{aligned} \begin{bmatrix} i_{qs\_real}^{e'} \\ i_{ds\_real}^{e'} \end{bmatrix} &= \begin{bmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} i_{qs}^{s*} \\ i_{ds}^{s*} \end{bmatrix} \quad (6) \\ &= \begin{bmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} i_{qs}^{e*} \cos(\theta + \Delta\theta) - i_{ds}^{e*} \sin(\theta + \Delta\theta) \\ i_{qs}^{e*} \sin(\theta + \Delta\theta) + i_{ds}^{e*} \cos(\theta + \Delta\theta) \end{bmatrix} \\ &= \begin{bmatrix} i_{qs}^{e*} \cos \Delta\theta - i_{ds}^{e*} \sin \Delta\theta \\ i_{qs}^{e*} \sin \Delta\theta + i_{ds}^{e*} \cos \Delta\theta \end{bmatrix} \end{aligned}$$

### 4. 제안된 위상각 보상 전류제어기

정상적인 위상각  $\theta$ 에 의해 변환된 정지좌표계의 d-q축 전류는 다음 식(7)과 같다.

$$\begin{bmatrix} i_{qs}^s \\ i_{ds}^s \end{bmatrix} = \begin{bmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} i_{qs}^e \\ i_{ds}^e \end{bmatrix} = \begin{bmatrix} i_{qs}^e \cos \theta - i_{ds}^e \sin \theta \\ i_{qs}^e \sin \theta + i_{ds}^e \cos \theta \end{bmatrix} \quad (7)$$

위상각 보상 전류제어기를 구현하기 위하여 정상적인 위상각  $\theta$ 로 정지좌표계 변환을 수행하면 다음 식(8)과 같이  $\cos \Delta\theta$ ,  $\sin \Delta\theta$  성분을 추출할 수 있다. 이때 정상적인 위상각  $\theta$ 는 PLL출력에서 영점검출방식을 통하여 1주기 지연시켜서 얻을 수 있다.

$$\begin{aligned} \begin{bmatrix} f_{qs\_pu}^s \\ f_{ds\_pu}^s \end{bmatrix} &= \begin{bmatrix} \cos(\theta + \Delta\theta) & -\sin(\theta + \Delta\theta) \\ \sin(\theta + \Delta\theta) & \cos(\theta + \Delta\theta) \end{bmatrix} \begin{bmatrix} \cos \theta \\ \sin \theta \end{bmatrix} \quad (8) \\ &= \begin{bmatrix} \cos \theta \cos(\theta + \Delta\theta) + \sin \theta \sin(\theta + \Delta\theta) \\ -\cos \theta \sin(\theta + \Delta\theta) + \sin \theta \cos(\theta + \Delta\theta) \end{bmatrix} = \begin{bmatrix} \cos \Delta\theta \\ -\sin \Delta\theta \end{bmatrix} \end{aligned}$$

동기좌표계 d-q 기준전류에 추출한  $\cos \Delta\theta$ ,  $\sin \Delta\theta$  성분을 적용하고, 이를 정지좌표계 d-q 기준전류로 변환하면 다음 식(9)와 같이 정상적인 위상각  $\theta$ 에서의 정지좌표계 d-q 기준전류와 동일한 값을 얻을 수 있다. 제안하는 전류제어 방식은 동기좌표계의 d-q 기준전류를 직류값이 아닌 위상각 왜곡성분으로 보상하는 방식이다.

$$\begin{aligned} \begin{bmatrix} i_{qs\_com}^{s'} \\ i_{ds\_com}^{s'} \end{bmatrix} &= \begin{bmatrix} \cos(\theta + \Delta\theta) & -\sin(\theta + \Delta\theta) \\ \sin(\theta + \Delta\theta) & \cos(\theta + \Delta\theta) \end{bmatrix} \begin{bmatrix} i_{qs}^{e*} \cos \Delta\theta + i_{ds}^{e*} \sin \Delta\theta \\ -i_{qs}^{e*} \sin \Delta\theta + i_{ds}^{e*} \cos \Delta\theta \end{bmatrix} \quad (9) \\ &= \begin{bmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} i_{qs}^{e*} \\ i_{ds}^{e*} \end{bmatrix} = \begin{bmatrix} i_{qs}^{e*} \cos \theta - i_{ds}^{e*} \sin \theta \\ i_{qs}^{e*} \sin \theta + i_{ds}^{e*} \cos \theta \end{bmatrix} \end{aligned}$$

제안된 위상각 보상 전류제어기를 블록다이어그램으로 구성하면 그림3과 같다.




그림 3 제안된 전류제어 구성도  
Fig.3 Composition of proposed current control

### 5. 시뮬레이션 및 시험

제안된 위상각 보상 전류제어기는 연료전지용 1kW급 전력변환기에 적용하여 시뮬레이션과 시험을 수행하였다. 계통전압은 3<sup>rd</sup>, 5<sup>th</sup> 고조파를 기본과 전압 크기의 각각 5%씩 포함시켜서 전압의 THD를 6.99%로 왜곡시켰다. 그림 4와 같이 시뮬레이션 회로를 구성하였으며, 그림5(a)와 같이 계통 전압 왜곡으로 인한 위상각 왜곡결과를 볼 수 있다. 그림5(b)는 PLL출력에서 영점검출방식을 통해 왜곡된 위상각을 보상한 결과이다. 그림6(a)에서는 왜곡된 계통전압에 대해 전류파형을 나타내며,  $t=0.75[\text{sec}]$  지점

에서 보상제어를 투입 한 결과 전류의 THD가 개선 됨을 알 수 있다. 그림6(b)는 동기좌표계 d-q 기준전류 및 실제전류를 나타낸다. 보상전 q축 및 d축 기준전류는 일정한 직류값이고,  $t=0.75$  [sec] 이후 보상성분을 q축 및 d축 기준전류에 적용했음을 알 수 있다.




그림 4 시뮬레이션 구성도  
Fig.4 Composition of simulation




그림 5 PLL 위상각 (a) 보상전 (b) 보상후  
Fig.5 Phase Angle of PLL  
(a) Before compensation (b) After compensation




그림 6 시뮬레이션 결과  
(a) 전압 & 전류 (b) 동기좌표계 d-q 축 전류지령 및 전류  
Fig.6 Results of simulation  
(a) Voltage & current  
(b) Reference current & real current of d-q synchronous frame

시험조건은 시뮬레이션조건과 동일하게 계통모의전원 장치를 이용하여 3<sup>rd</sup>, 5<sup>th</sup> 고조파전압 크기를 각각 기본파의 5%씩 투입하여 전압의 THD가 6.99%가 되도록 설정하였다. 그림7은 계통전압 왜곡에 따른 위상각 왜곡성분을 시험을 통하여 확인한 결과이다. 그림8(a)는 보상기 적용 전의 전류파형을 나타내며, (b)는 보상기 적용

후의 전류파형을 나타내고 있다. 시뮬레이션과 동일한 결과를 확인할 수 있었다.

그림9와 같이 측정된 전류파형으로부터 FFT분석을 통하여 전류THD를 확인한 결과, 보상기 적용전 11.4%의 전류 THD에서 보상기 적용후 4.75% 전류THD로 저감함을 확인하였다.




그림 7 시험결과 (a) 왜곡된 위상각 (b) 보상된 위상각  
Fig.7 Results of experiment  
(a) Distorted phase angle (b) Compensated phase angle




그림 8 전압 및 전류파형 (a) 보상전 (b) 보상후  
Ch3: 전압, 100[V/div], Ch4: 전류, 5[A/div]  
Fig.8 Waveform of voltage & current  
(a) Before Compensation (b) After Compensation  
Ch3: Voltgae, 100[V/div], Ch4: Current, 5[A/div]

## 6. 결론

신·재생에너지를 이용한 계통연계형 인버터에서 계통전압의 왜곡으로 인한 위상각 왜곡이 전류제어성능에

미치는 문제점을 분석하였다. 본 논문에서는 1kW급 연료전지용 전력변환기에 제안하는 위상제어 보상방식의 전류제어기를 적용하여 시뮬레이션과 시험을 통하여 타당성을 입증하였다. 제안하는 위상보상 전류제어기는 시험결과 전류THD를 보상전 11.4%에서 보상후 4.75%로 2.4배 저감하는 효과를 얻을 수 있었다.




그림 9 전류 THD (a)보상전 (b)보상후  
Fig.9 THD of current (a) Before compensation (b) After compensation

## Reference

- [1] 정길조 외, "신재생에너지의 계통연계기술", 2007 전력 전자학회지, Vol. 12, No. 1, 2007, 2월.
- [2] 정승기, "계통 고조파 현상의 원인 및 대책", 2000 전력 전자학회지, Vol. 5, No. 1, 2000, 2월.
- [3] 이용석, 이동민, 지준근, "가상 2 상 방식을 사용한 단상 PLL 알고리즘의 성능 비교", 한국산학기술학회논문지, Vol. 8, No. 2, pp. 1~7, 2007.
- [4] 이상준, "순간 전압 강하 보상용 직렬 보상기를 위한 새로운 PLL 및 전압 제어기에 관한 연구", 서울대학교 박사학위 청구논문, 2003.
- [5] Silva, S.M., Lopes, B.M., Fiho, B.J.C., Campana, R.P., Bosventura, W.C., "Performance Evaluation of PLL algorithms for single-phase grid-connected systems", *IEEE Transactions on Industry Applications*, Vol. 33, pp. 58-3, 1997.
- [6] Kaura, V.; Blasko, V., "Operation of a phase locked loop system under distorted utility conditions", *IEEE Transactions on Industry Applications*, Vol. 33, pp. 58-3, 1997.
- [7] Sang-Joon Lee, Jun-Koo Kang, Seung-Ki Sul, "A new phase detecting method for power conversion systems considering distorted conditions in power system ", *IEEE Industry Applications Conference*, Vol. 4, pp. 2167-2171, 1999, Oct.