

새로운 고조파 저감형 고역율 단상정류 회로

(A New Harmonics Reducing Type High Factor Single-Phase Rectifier Circuit)

*김철용 · 문상필 · 조만철 · 서기영 · 권순걸

경남대학교

(*Chil-Yong Kim · Sang-Pil Mun · Man-Chul Cho · Ki-Young Shu · Soon-Kurl Kwon)

Abstract

For small capacity rectifier circuits such as these for consumer electronics and appliances, capacitor input type rectifier circuits are generally used. Consequently, various harmonics generated within the power system become a serious problem. Various studies of this effect have been presented previously. The absence of switching devices makes systems more tolerant to over-load, and brings low radio noise benefits. We propose a power factor correction scheme using a LC resonant in commercial frequency without switching devices. In this method, It makes a sinusoidal wave by widening conduction period using the current resonance in commercial frequency. Hence, the harmonic characteristics can be significantly improved, where the lower order harmonics, such as the fifth and seventh orders are much reduced. The result are confirmed by the theoretical and experimental implementations.

1. 서 론

최근 반도체를 이용한 전자기기의 급격한 증가와 대용량 직류전원의 개발 필요성에 의해 정류회로의 중요성이 한층 고조되고 있다. 현재 각종 전기 기기에 사용되고 있는 정류회로에는 비교적 회로 구성이 간단하고 가격이 안정된 커패시터 입력형 정류회로가 사용되고 있으며, 이에 대표적인 반도체 응용기기는 비선형 반도체 소자의 뛰어난 제어 기능이나 저손실의 스위칭 기능을 활용하고 있으므로 기기의 성능 향상이나 에너지 절감에 기여하는 바가 크다. 이러한 반도체 정류회로는 입력전류에서 매우 큰 피크값을 갖는 많은 고조파 성분을 함유하고 있어 양질의 전원 공급에 영향을 미치나 커패시터 입력형 정류회로는 전압의 피크부근에서 만 전류가 흐르므로 고조파 성분이 함유되어 배전 계통에 역률이 나빠지는 문제점이 발생한다.

이러한 문제점을 해결하기 위해 여러 가지 고역률 단상 정류회로에 대해서 연구가 활발히 이루어지고 있으나 스위칭소자에 의한 입력전류의 정현화에는 많은 비용부담이 되기 때문에 스위칭 소자를 사용하지 않고 고조파를 저하시키는 방법이 최근 많이 연구되어지고 있다.

본 논문에서는 정류회로 구조가 간단하면서 고조파가 저감되는 고역률 단상 정류회로를 제안하

고자 한다. 제안한 회로는 기존 단상 다이오드 브리지 정류회로에 병렬로 커패시터와 인덕터를 추가하여 상용주파의 LC 공진회로를 구성함으로서 수동소자만으로 입력전류를 정현화하고자 하였으며, 고조파제어 규제값의 여유를 갖는 제어 범위를 설정하고자 한다. 사항은 시험과 시뮬레이션을 통하여 그타당성을 정명 하고자 한다.

2. 제안한 LC공진 단상 정류회로

그림 1과 그림 2는 제안한 고조파저감형 고역율 단상정류회로와 동작 과정을 나타낸 것이다. 제안한 회로는 고조파를 저감하기 위하여 입력 인덕터 L 과 공진용 커패시터 C_1, C_2 를 사용하여 입력전류를 상용주파수로 공진시켜 정현파화와 통전각의 넓은 입력전류를 얻을 수 있다.




그림 1 제안한 고조파 저감형 정류회로

Fig. 1 Configuration of proposed circuit






그림 2 각 부의 동작 파형


Fig. 2 Operating Waveform of each part




모드 1



모드 2



모드 3



모드 4

그림 3 각 모드 해석

Fig. 3 Analysis of the each mode

그림 3은 제안한 회로의 입력전류경로를 나타낸 것이다.

그림 4는 커패시터 용량 C_1 과 기본파 역률의 관계를 나타낸 것이다. 각 출력전력 400[W], 700[W], 1000[W]에 있어서 커패시터 용량을 변화시켜 입력전류를 푸리에 급수에 의해 기본파 위상(Φ)을 구하여 역률($\cos\Phi$)로 계산한 것이다.




그림 4 커패시터 용량 C_1 과 기본파 역률의 관계

Fig. 4 Relationship between capacitor C_1 and fundamental wave power factor

그림 4에서 알 수 있듯이 $\cos\Phi=1$ 일 때 C_1 을 기준으로 C_1 의 증가하면 입력전류의 위상은 지상이 되고 C_1 의 감소하면 입력전류의 위상은 전상이 된다. 그림 5는 커패시터 용량 C_1 과 기본파 전류진폭의 관계를 나타낸 것이다. 그림 5에서 커패시터용량이 증가함에 따라 기본파전류는 증가하지만 그림 4와 같이 역률은 저하되는 것을 알 수 있다.




그림 5 커패시터 용량 C_1 과 기본파 전류 진폭의 관계

Fig. 5 Relationship between capacitor C_1 and fundamental wave current amplitude

그림 6은 커패시터 용량 C_1 과 왜곡율(D)의 관계를 나타낸 것이다. 그림 6에서 왜곡율은 유효 기본파 성분을 의미하며, 커패시터용량의 증가에 따라 왜곡율도 증가하는 것을 알 수 있다.




그림 6 커패시터 용량 C_1 과 왜곡율 D 의 관계

Fig. 6 Relationship between capacitor C_1 and modified distortion factor D

그림 7은 인덕터 L 과 기본파 전류 진폭의 관계를 나타낸 것이다. 일반적으로 L 이 증가하면 기본파 진폭은 감소 하지만 본 연구에서 제안한 회로는 L 의 증가로 인해 모드1과 모드3의 방전기간 동안 직렬공진이 일어나 커패시터저압 v_{c1} 과 v_{c2} 도 약간 상승하여 역률이 조금 저하 되는 현상이 일어나지만 그 변화가 작아 기본파 전류 진폭은 거의 일정한 특성을 가지는 것을 그림 7에서 확인 할 수 있다.




그림 7 인덕터 L 과 기본파 전류 진폭의 관계

Fig. 7 Relationship between inductance L and fundamental wave current amplitude




그림 8 인덕터 L 과 왜곡율 D 의 관계

Fig. 8 Relationship between inductance L and modified distortion factor D

그림 8은 인덕터 L 과 왜곡율의 관계를 나타낸 것이다. 그림 8에서 인덕터 L 의 증가는 과정 개선에 있어서 유효하며, 고조파성분이 큰 L 을 제어할 경우 역률이 저하되어 의한 무효전력이 증가하여 왜곡율이 상승한다.


3. 시뮬레이션 및 실험결과 고찰

회로의 모드별 동작과 전원회로의 적절성 및 전력변환의 안전성을 실험에 앞서 살펴보기 위하여 OR-CAD社의 PSPICE 9.1을 사용하여 시뮬레이션을 실시하였다. 표 1은 시뮬레이션과 실험에 사용된 회로정수를 나타낸것이며, 실제 결과를 유도하기 위해서 시뮬레이션에 사용된 소자값에 근사한 소자값으로 실험에 적용하여 구성하였다. 그림 9는 제안한 회로의 각 부 시뮬레이션 과정을 나타낸 것이다. 그림 9에서 입력전류 i_u 는 커패시터 C_1 으로부터 흐르는 충·방전 전류와 충·방전이 끝난후 나서 다이오드에 의해 흐르는 통전전류로 구성되어지는 것을 알 수 있다.


표 1 제안한 회로에 사용된 정수

Table 1 Parameters using proposed circuit

입력전압 (e_u)	단상100[V]/60[Hz]
인덕터 (L)	Mn-Zn ferrite Core 16[mH]
커패시터(C_1, C_2)	SMH 450V/230[μF]
커패시터(C)	SMH 450V/4700[μF]
부하저항(R_o)	WOOSUNG 0~100[Ω]



(a)



(b)

그림 9 각 부 시뮬레이션 과정

Fig. 9 Waveform of simulation for each mode




그림 10 입력전류에 대한 주파수 스펙트럼
Fig. 10 Frequency spectrum for input current

그림 10은 제안한 정류회로의 입력전류 고조파 성분을 분석한 결과를 나타낸 것이며, 표 2는 제안한 방식의 고조파 제어 가이드라인 한도값을 비교 표시한 것이다. 제 3차 고조파는 그 밖의 고조파와 비교해서 크게 나타나지만 고조파제어 가이드라인 Class A의 제 3차 고조파값이 약 13[%]정도의 크기가 되어 그 이외의 고조파는 거의 가이드라인 값의 5[%]미만이 되는 것을 알 수 있다. 그러므로 제안한 회로는 고조파제어 가이드라인 한도값보다 하향하는 결과를 얻을 수 있다.

표 2 고조파제어 대책 가이드라인의 비교
Table 2 Comparison with guide line limit value

	제안형 전류[A]	ClassA 한도치[A]	(제/한)비[%]
제3차 고조파	1.06	8.06	13.15
제5차 고조파	0.18	3.68	4.79
제7차 고조파	0.04	2.58	1.55
제9차 고조파	0.04	1.24	3.06
제11차 고조파	0.00	1.00	0.00
제13차 고조파	0.01	0.70	1.29

그림 11은 실제 제작한 고조파 저감형 고역률 단상정류기이다. 회로해석을 원활히 하기위해서 모든 조건은 최적의 정격상태에서 실험을 행하였으며, 400[W]정도부터 1000[W]정도의 가변출력을 염두에 두고 커패시터용량은 최대출력전력으로 고역률의 값을 선정하였다. 그리고 전류상승정도가 작은 것과 저전력(400[W])으로 왜곡률이 큰쪽으로 저하하는 값을 피하기 위해서 커패시터 C_1 은 $100[\mu F] \sim 250[\mu F]$ 정도의 범위 내에서 $230[\mu F]$ 으로 선정하였다. 그리고 왜곡률 저하를 고려하여 인더터 L 의 값은 $16[mH]$ 로 하였다.




그림 11 전체 전원 시스템의 구성
Fig. 11 The configuration of total power system




그림 12 입력전압 및 입력전류 파형
Fig. 12 Waveforms of input voltage and current

그림 12는 제안한 회로의 입력전압과 전류 실현파형을 나타낸 것이다. 그림 12에서 알 수 있듯이 제안한 회로는 입력 역률 99[%], 효율 90[%]정도를 얻을 수 있다. 그림 12(a)의 경우 전류는 전압보다 위상이 앞서며, 반대로 그림 12(c)의 중

부하시에는 위상이 뒤진다. 이것은 유노가열 등에서 보통 나타나는 보이는 LC공진현상과 같으며, $\cos\Phi=1$ 부근에서 최대의 전력이 부하로 유입되는 것을 확인할 수 있다. 그림 13은 $L=16[mH]$, $C_1=230[\mu F]$ 로 고정한 후 부하저항을 변화시킬 때의 출력전압과 입력전류의 측정결과를 나타낸 것이다. 그림 13에서 경부하인 경우 출력전압은 상승되는 데 그 이유는 공진회로가 형성되어 커패시터 전압이 상승하기 때문에 출력전압은 상승 한다. 이에 반해 중부하인 경우에는 공진전류가 정전류와 비슷한 특성을 가지기 때문에 전류의 상승이 제어되어 출력전압은 큰 폭으로 저하된다.




그림 13 출력전압과 입력전류의 특성

Fig. 13 Characteristics of output voltage and input current

그림 14는 $L=16[mH]$, $C_1=230[\mu F]$ 로 고정한 후에 부하저항을 변화시킬 때 효율(η), 역률($\cos\Phi$), 출력전력(P_o)의 측정값을 나타낸 것이다. 그림 14와 같이 부하저항을 $100[\Omega]$ 으로부터 $6[\Omega]$ 정도까지 감소시킬 때 어느 임의의 시점에서 곡선(curve)의 최대점을 갖는 것을 알 수 있다. 부하저항이 $20[\Omega]$ 일때 역률과 효율, 출력은 각각 99[%], 효율 90[%], 출력이 약 1[kW]로 최대 출력전력 조건을 가지 것을 확인 할 수 있다.




그림 14 효율, 역률, 출력전력 특성

Fig. 14 Characteristics of power factor & output power efficiency

4. 결론

본 논문에는 기존의 단상회로에 LC 공진회로를 첨가하여 고조파의 성분을 저감시키는 고역률 단상 정류회로를 제안하였으며, 제안한 회로에 의해서 다음과 같은 결과를 얻을 수 있었다.

- 1) 온, 오프 스위칭 소자를 사용하지 않고 입력전류 파형을 개선하였다.
- 2) 스위칭에서 발생되는 손실 및 노이즈를 저감시켰다.
- 3) 트랜지스터 등의 스위칭 소자에 이용되는 구동 용전원회로가 불필요하기 때문에 비용을 저감시킬 수 있었다.
- 4) 출력측이 단락해도 출력측에 단락전류가 흐르지 않고 전력수하특성이 얻어진다.

이러한 결과에 의해서 제안한 회로는 상대적으로 안정하고 일정한 부하에 가장 적합하며, 회로 보호 작용을 필요로 하는 곳에 응용되어진다면 유용할 것이라 사료된다.

참고 문헌

- [1] MC Ghanen, K. AL-Haddad and G. Roy, "Unity Power Factor Scheme Using Cascade converters ", IEEE Trans. Ind. NO 3. pp 936-940. May. 1993
- [2] Fang Zheng Peng et al, "A new approach to harmonic compensation in power system - A combined system of shunt passive and series active filters," IEEE Trans, Ind. Appl., Nov/Dec., 1990
- [3] H.MEL-Bolok "A microprocessor-based firing circuit for Thyristors working under a three-phase variable-frequency supply," IEEE Trans, Ind. Appl., 1990
- [4] BILBalgı, " Switching lots of watts at high speed " IEEE spectrum, Vol.18, pp. 42-48 Dec., 1981
- [5] MIinoue, " Harmonic propagation on power system" Takaoka Review Vol.32-1, No 105, 1985
- [6] D.D.Shipp " Harmonic Analysis and Suppression for Electrical System Supplying Static Power Converters and Other Nonlinear Loads" IEEE Trans, Ind. Appl. No 5, Sept/Oct., 1979