Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)
- 2007.10a
- /
- Pages.838-841
- /
- 2007
Design of a Booth's Multiplier Suitable for Embedded Systems
임베디드 시스템에 적용이 용이한 Booth 알고리즘 방식의 곱셈기 설계
- Moon, San-Gook (Mokwon University, Division of Information-Electronics-Image Engineering)
- 문상국 (목원대학교 정보전자영상공학부)
- Published : 2007.10.26
Abstract
In this study, we implemented a
본 연구에서는 두 개의 17비트 오퍼랜드를 radix-4 Booth's algorithm을 이용하여 곱셈 연산을 수행하는 곱셈기를 설계하였다. 속도를 빠르게 하기 위하여 2단 파이프라인 구조로 설계하였고 Wallace tree 부분의 레이아웃을 규칙적으로 하기 위해서 4:2 덧셈기를 사용하였다. 회로를 평가하기 위해 Hynix 0.6-um CMOS 공정으로 MPW 칩을 제작하였다. 회로를 효율적으로 테스트하기 위한 방법을 제안하고 고장 시뮬레이션을 수행하였다. 설계된 곱셈기는 9115개의 트랜지스터로 구성되며 코어 부분의 레이아웃 면적은 약