

CORDIC을 이용한 OFDM 시스템의 주파수 오프셋 제거 회로의 FPGA 구현

이미진* · 윤미경* · 채우청* · 변건식*
*동아대학교

FPGA Implementation of Frequency Offset Compensation using CORDIC Algorithm in OFDM

Mi-jin Lee* · Mi-kyung Yoon* · Yu-qing Cai* · Kun-sik Byon*
*Dong-a University
E-mail : ksbyon@dau.ac.kr

요 약

본 논문은 OFDM 시스템에서 주파수 오프셋을 제거하기 위한 회로를 Simulink로 설계하여 성능을 평가하고, FPGA 구현을 위해 System Generator로 설계하였다. System Generator 모델을 바탕으로 HDL 코드를 생성하고, RTL schematic도 생성하였다. 그리고 Hardware Co-simulation 과정을 통해 Target Device에 로딩하여 성능 검증을 하였으며, 타이밍 해석과 resource량도 확인하였다.

ABSTRACT

This paper evaluated the performance of circuit for compensate the frequency offset in OFDM using Simulink and designed a System Generator model for FPGA implementation. System Generator Model generated HDL code and RTL schematic. Also, evaluate the performance through Hardware Co-simulation, and investigated the result of timing analysis and resource estimation.

키워드

OFDM, Frequency Offset, System Generator, FPGA

I. 서 론

OFDM(Orthogonal Frequency Division Multiplexing) 방식은 대역폭을 효율적으로 사용할 수 있고, 다수의 캐리어 신호를 분리하기 위해 복잡한 송수신회로를 사용하지 않기 때문에 최근 자주 사용되는 방법이다. 그렇지만 OFDM의 잘 알려진 문제는 송신기와 수신기 캐리어 주파수 사이의 주파수 offset에 민감하다는 것이다.

본 논문에서는 OFDM에서 발생하는 주파수 오프셋을 추정하고, 이를 CORDIC 알고리즘을 이용하여 제거하는 회로를 설계하였다. Xilinx사의 System Generator를 이용하여 FPGA로 구현하였으며, Target Device는 Xilinx Spartan3 xc3s1000

fg676-4를 사용하였다.

II. 설계 이론

1. CORDIC

CORDIC(COordinate Rotation DIgital Computer)은 쌍곡선 함수와 삼각 함수를 계산하기 위한 간단하고도 효율적인 알고리즘이다. 이는 하드웨어 승산기를 이용할 수 없을 때 Look up Table, 비트 천이, 가산만을 주로 이용한다.

이 알고리즘은 임의 벡터를 희망하는 각도까지 회전 파라미터 2^{-i} 와 회전 방향 d_i 를 변화시켜 가면서 반복 회전시켜 목적 값에 수렴시킨다.[1] 이

는 그림 1에 나타나 있다.




그림 1. CORDIC 회전모드의 동작

식 (1)은 CORDIC 알고리즘을 나타낸 것이다.

$$\begin{aligned} X_{i+1} &= X_i - d_i Y_i 2^{-i} \\ Y_{i+1} &= Y_i + d_i X_i 2^{-i} \\ Z_{i+1} &= Z_i - d_i \tan^{-1}(2^{-i}) \quad i=0,1,2,\dots \end{aligned} \quad \begin{cases} d_i = 1 & (Z_i \geq 0) \\ d_i = -1 & (Z_i < 0) \end{cases} \quad (1)$$

2. 주파수 오프셋 추정과 보상

샘플링 주파수가 정확하고, 샘플링 시간 오프셋을 수용하도록 순환 확장이 구현되었다고 가정하고, 단지 RF 캐리어 주파수 오프셋 효과만을 생각하면, 샘플된 n번째 프레임은 식(2)와 같다.

$$\begin{aligned} r_n(m) &= \sum_{k=1}^K C_{n,k} \cdot e^{j(\omega_k + \Delta\omega)(\frac{m}{N} T_s)} \\ &= e^{j(\Delta\omega \frac{m}{N} T_s)} \cdot \sum_{k=1}^K C_{n,k} \cdot e^{j(\omega_k \frac{m}{N} T_s)} \end{aligned} \quad (2)$$

여기서 n은 프레임 인덱스이고, m은 샘플 인덱스, N은 프레임 당 총 샘플 수, K는 서브캐리어의 총 수이다.

예측할 수 없는 채널 응답에 의해, 프리앰블 수열을 상수 $\sum_{k=1}^K C_{n,k} \cdot e^{j2\pi k(\frac{m}{N})} = e^{j\frac{\pi}{4}}$ 으로 설정해야 한다. 즉, 캐리어 주파수 오프셋에 대응하여 느리게 변하는 심볼이 복조 후 수신기에서 관찰된다. 더욱 채널의 ISI를 고려하면, 식(3)과 같다.

$$\begin{aligned} r_n(m) &= e^{j(\Delta\omega \frac{m}{N} T_s)} \cdot e^{j(\frac{\pi}{4})} \cdot H_0 \\ &= e^{jm\Delta\omega} \cdot e^{j(\frac{\pi}{4})} \cdot H_0 \end{aligned} \quad (3)$$

CORDIC 모듈은 처음에 각도 $\Delta\varphi$ 를 추정해야 하며, 다음에 이를 심볼별로 되돌려야 한다. 여기서는 잡음과 싸우기 위해 다중 심볼 평균화를 함으로서 이 알고리즘을 확장한다. 오프셋은 작은 량이기 때문에, N 심볼에 대한 평균을 한 후, 이를 식 (4)와 같이 근사할 수 있다.

$$\begin{aligned} H_0 \cos(N \cdot \Delta\varphi) &= x_0 \cdot x_N + y_0 \cdot y_N \\ &\approx H_0 \approx H_0 \cdot [1 - 2\sin^2(N \cdot \Delta\varphi/2)] \\ H_0 \sin(N \cdot \Delta\varphi) &= y_N \cdot x_0 - x_N \cdot y_0 \\ &\approx 0 \approx H_0 \cdot N \cdot \Delta\varphi \end{aligned} \quad (4)$$

여기서, 임의의 초과 위상은 채널 응답 H_0 로 흡수된다. 이러한 근사화는 분할 없는 보상을 수행 가능 하도록 한다. 정확한 샘플들은 공통의 상수를 가지며, 이는 채널 추정 모듈에 의해 쉽게 제거된다. 실 데이터를 수신할 때, 주파수 오프셋을 보상하기 위해 식(5)를 사용한다.[2]

$$\begin{aligned} x_m &= x_{m-1} \cdot \cos \Delta\varphi - y_{m-1} \cdot \sin \Delta\varphi \\ y_m &= y_{m-1} \cdot \cos \Delta\varphi + x_{m-1} \cdot \sin \Delta\varphi \end{aligned} \quad (5)$$

x_m, y_m 은 각각 I, Q채널 입력이며, $\cos \Delta\varphi, \sin \Delta\varphi$ 는 추정된 cosine, sine 계수이다.

3. 주파수 오프셋 제거 회로

본 연구에서는, 수신기의 샘플링 주파수 F_s 는 송신기의 샘플링 주파수와 완전히 동기 되었다고 가정한다. Cyclic 확장은 현 단계의 모델에서 사용하지 않았다. 이는 주파수 오프셋이 고려될 때 에러를 수반하지 않기 때문이다. [2]

오프셋 제거를 위해 CORDIC 모듈을 그림 2와 같이 구성한다. 구성도는 두 개의 중요 부분을 가진다. 하나는 위상 오프셋 추정 블록이고, 다른 하나는 오프셋 보상 블록이다.




그림 2. OFDM CORDIC 모듈

설계 시 고려된 파라미터는 표1과 같다.

표 1. CORDIC 모듈 설계 요약

Design Summary of CORDIC Module	
Parameters	Metrics
Number of sub_carriers	16
OFDM symbol freq.	1MHz
Sampling clock freq.	20MHz
Modulation Scheme	QPSK
Data length of estimation of carrier freq. offset	16
Critical path delay	12.7 ns

III. Simulink 모델

OFDM 시스템에서 발생하는 주파수 오프셋 제거를 위한 CORDIC 모듈의 성능을 시험하기 위해 Simulink로 간단한 OFDM 트랜시버 모델을 구현하였다. 구현한 모델은 그림 3과 같다.




그림 3. OFDM 트랜시버 Simulink 모델

Simulink 모델은 서브시스템 'TX'와 'CORDIC' 블록으로 구성되어 있다. 수신부에서 수행되는 복조 과정인 FFT 단계와 Detection 단계는 Matlab의 M-file을 통해 실행하였다.

1. 서브시스템 'TX'

서브시스템 'TX'는 OFDM 트랜시버의 송신부이며 그 구조는 그림 4와 같다.




그림 4. 서브시스템 'TX'

0과 1의 데이터를 생성하여 양극신호로 바꾸고, 이를 다시 병렬 데이터로 변환하여 변조한다. 그리고 신호를 보내기 전 먼저 프리엠블 신호를 전송한다. 그리고 오프셋을 $10^3 \sim 10^5$ Mhz까지 변화시켜 가면서 데이터를 비교한다.

서브시스템 'TX'의 출력은 수신기의 입력과 같다. 오프셋 섞인 신호가 CORDIC 모듈을 통과할 때 얼마나 보상이 되었는지 확인하기 위해 CORDIC 서브시스템을 구성한다.

2. 서브시스템 'CORDIC'

송신부인 서브시스템 TX에서 보내진 신호는 오프셋이 섞여서 변조된 신호이다. 이 신호를 수신기에서 그대로 복조할 경우 에러가 발생한다.

CORDIC 블록은 발생한 오프셋을 추정하고 이를 보상해 주는 역할을 한다. 그림 5는 서브시스템 'CORDIC'의 내부 구조를 나타낸 것이다.




그림 5. 서브시스템 'CORDIC'

CORDIC_COS블록과 CORDIC_SIN블록은 발생한 오프셋의 cosine과 sine의 계수를 추정한다.

CORDIC_Rotate 블록은 앞단에서 추정된 계수를 가지고 오프셋을 보상하는 부분이다. 이 두 부분을 제외한 나머지 부분, 즉 Step블록과 Pulse Generator블록들은 오프셋을 추정하고 보상하기 위한 타이밍 조절을 위한 것이다.

3. Simulink 모델 시뮬레이션

오프셋이 10^3 Mhz인 경우와 10^4 Mhz인 경우는 복조하는데 큰 어려움이 없었다. 그러나 10^5 Mhz인 경우에는 오프셋의 영향으로 인해 복조 후에 원 데이터가 복원되지 않는다. 이때 CORDIC 모듈을 사용하여 복원하면 원 데이터가 복원되는 것을 알 수 있다. 그림 6은 오프셋이 10^5 Mhz인 경우에 대해 CORDIC 전·후 데이터를 복조하여 비교한 것이다.




그림 6. CORDIC 전·후의 데이터 비교

그림 7은 CORDIC 전·후의 데이터를 복조하여 임계값 0를 적용하여 복원한 것이다. CORDIC 블록을 통과한 후 데이터가 정상적으로 복원되는 것을 확인할 수 있다.




그림 7. CORDIC 전·후의 복조된 데이터 비교

IV. System Generator 모델

설계와 검증이 끝난 Simulink 모델을 이용하여 같은 역할을 수행하는 System Generator 모델을 설계한다. System Generator 모델을 설계함으로써 ISE를 통한 하드웨어 구현이 가능하기 때문이다.[3] OFDM 트랜시버의 System Generator 모델은 그림 8과 같다.




그림 8. System Generator 모델

서브시스템 'TX'는 송신부에 해당하며 이는 Simulink 모델을 그대로 사용한다. 그리고 CORDIC 블록만을 Xilinx 블록 라이브러리의 블록을 이용하여 새롭게 설계한다. 새롭게 설계된 CORDIC 블록은 그림 9와 같다.




그림 9. 서브시스템 'CORDIC'

송신부에서는 옵셋이 섞여 변조되어 지며, 이는 CORDIC 블록을 통과하므로 해서 옵셋을 추정하고 보상한다. System Generator 모델에서도 복조과정은 M-file을 통해 이루어진다.

1. System Generator 모델 시뮬레이션

Simulink 모델을 바탕으로 하여 System Generator 모델을 설계하고 10⁵Mhz의 옵셋을 고려하여 시뮬레이션 하였다. 결과는 Simulink 모델의 결과와 동일한 것을 확인 하였다.

V. 성능 평가

1. Hardware Co-simulation

설계한 모델의 System Generator 블록의 Hardware Co-simulation 항목을 선택 후 Generate 시키면 JTAG Co-sim 블록이 생성된다. 이 JTAG Co-sim 블록은 합성된 비트스트림 파일을 Target device에 전송하여 시뮬레이션 하는 역할을 한다.[4] 그림 10은 생성된 JTAG Co-sim 블록으로 회로를 재구성 한 회로이다.




그림 10. Hardware Co-simulation을 위한 회로

Spartan3 board를 사용하여 시뮬레이션 한 결과 System Generator 모델의 출력과 JTAG Co-sim 블록의 출력이 같음을 확인하였다.

2. 타이밍 해석

Timing Analyzer를 이용하여 설계한 모델의 최대 동작 주파수가 55.841Mhz임을 확인하였다.

3. Resource Estimation

얼마나 많은 로직을 사용했는지 알아보기 위해 Resource Estimation 블록을 이용하여 하드웨어 Resource량을 추정하였다. 그림 11은 주파수 옵셋 제거 회로의 Resource량을 추정한 결과이다.

Slices	6690
FFs	12373
BRAMs	0
LUTs	10671
I/Os	0
Emb. Mults	0
TBUFs	0

그림11. Resource량 추정 결과

VI. 결 론

OFDM 시스템에서 발생하는 주파수 옵셋을 제거하는 회로를 Simulink로 설계하여 시뮬레이션 하였으며, 주파수 옵셋의 크기를 10³Mhz, 10⁴Mhz, 10⁵Mhz로 변화 시켜가면서 OFDM 시스템의 성능을 평가하였다. 주파수 옵셋의 크기가 10³Mhz일 때와 10⁴Mhz일 때는 시스템에 큰 영향을 미치지 않았으며, 크기가 10⁵Mhz일 경우에는 수신 데이터에 에러가 발생했다. 이렇게 옵셋이 발생한 회로에서 CORDIC 모듈을 연결하여 발생한 옵셋을 추정하고 보상하여 주었으며, 송신데이터가 완벽하게 복원되는 것을 확인하였다.

Simulink 모델을 설계하여 성능을 평가하였으며, 이후 System Generator 모델을 설계하여 HDL 코드를 생성하고, RTL Schematic도 생성하였다. 그리고 Hardware Co-simulation 과정을 통해 Target Device에 로딩 하여 성능 검증을 하였으며, 타이밍 해석과 Rresource량도 확인하였다.

참고문헌

[1] J. E. Volder, "The CORDIC Trigonometric Computing Tedchmique", IRE Trans. Elect. Comput. Vol. EC, pp.330-334, Aug. 1959.
 [2] H. Tang EE225c midterm report
 [3] 권용준, 하판봉, 김민석, Simulink를 활용한 DSP 하드웨어 설계, 도서출판 아진, 2006
 [4] 김혁, 박경윤, 정명진, Real XILINX FPGA World 8.1, 엔트미디어, 2006.