Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)
- 2007.10a
- /
- Pages.369-370
- /
- 2007
A High Performance System-on-Chip Bus Architecture for Dynamic Reconfiguration
동적 재구성이 가능한 고성능 시스템온칩 버스 구조에 관한 연구
- Seo, Byung-Hyun (Dept. of Electronics and Computer Engineering, Dankook University) ;
- Kim, Kuy-Chull (Dept. of Electronics and Computer Engineering, Dankook University)
- Published : 2007.10.26
Abstract
본 논문에서는 IDLE 전송만을 수행하거나 버스접근빈도가 낮은 디폴트 마스터(Default Master)를 버스에 대한 접근빈도가 가장 높은 마스터로 재정의 하고, 버스접근빈도가 가장 높은 마스터를 찾기 위한 블록을 제작하여 추가하였다. 이 블록을 이용하여 버스에 대한 접근빈도와 데이터의 특성에 따라 디폴트 마스터를 재설정 해줄 수 있다 이로써 버스에 대한 접시간을 줄이고, 다중버스구조에서 단일버스구조와 동일한 전송이 가능하게 하여, 기존의 디폴트 마스터를 사용한 버스 구조에서 보다 효율적인 전송이 가능하다.
Keywords