

SPC 기판을 사용한 NVM 소자의 전기적 특성

황인찬, 이정인, 이준신

성균관대학교 정보통신공학부

Electrical Characteristics of NVM Devices Using SPC Substrate

In-Chan Hwang, Jeoung-In Lee, J. Yi

School of information and communication engineering, Sungkyunkwan University

Abstract - In this paper, the p-channel poly Si thin-film transistors (poly-Si TFT's) using formed by solid phase crystallization (SPC) on glass substrate were fabricated. And we propose an ONO(Oxide-Nitride-Oxide) multilayer as the gate insulator for poly-Si TFT's to indicate non-volatile memory (NVM) effect. Poly-Si TFT is investigated by measuring the electrical properties of poly-Si films, such as I-V characteristics, on/off current ratio. NVM characteristics is showed by measuring the threshold voltage change of TFT through I-V characteristics.

Key Words : NVM (Non-Volatile Memory), SPC (Solid Phase Crystallization)

1. 서 론

정보통신 시대의 전성기를 맞이하여 컴퓨터 및 정보기기의 디스플레이 소자가 점차 중요하게 되었으며, 디스플레이 소자 중에서도 박막트랜지스터 액정디스플레이(Thin Film Transistor - Liquid Crystal Display)가 정보표시 소자로서 널리 사용되고 있다. Poly-Si TFT는 AMLCD (active matrix liquid crystal)에 응용되어 사용하는 것에 대하여 a-Si TFT로 사용하는 것보다 matrix display에 잘 동작하는 장점을 갖고 있다[1]. 그러나 LCD의 면적이 대형화되면서 개구율 (Aperture Ratio), 이동도 등 몇 가지 문제점이 생기기 시작하였다. 개선안으로 CMOS를 이용함으로써 활성 매트릭스에 낮은 전력의 구동회로의 생산비용의 절감, 고집적화, 신뢰성의 향상을 위해 다결정 실리콘을 이용하는 추세이다. 그러나 다결정 실리콘 고유의 물성인 나쁜 전기적 특성을 대형 평면 패널의 구동소자로 사용하려면 TFT의 높은 이동도와 낮은 공정 온도가 요구된다[2]. 종전의 저온에서 양질의 다결정 실리콘 박막 트랜지스터를 제작하는 급속 열처리나 레이저 열처리를 이용한 방법은 전기적 특성은 좋으나[3-4] 대면적의 기판에서 다결정 실리콘의 균일성, 재현성 및 생산성 등에 문제가 되었다. 기존의 문제점을 고려하여 낮은 온도에서 활성영역 층을 고상 결정화(Solid Phase Crystallization; SPC) 방법을 이용하여 높은 전계 효과, 이동도, 개구율을 높이는 다결정 실리콘의 박막 트랜지스터를 제작하고자 한다.

또한, 이러한 TFT 메모리 소자는 전원이 꺼지더라도 기록된 정보가 지워지지 않는 “비휘발성”을 요구하고 있다. 이러한 메모리 소자는 시스템 LCD의 구현 등을 가능하게 한다[5].

따라서 본 연구에서는 TFT의 게이트 절연막을 ONO (Oxide-Nitride-Oxide) 막을 사용하여 NVM (non-volatile memory) 소자를 구현하였다. 기판은 저렴한 유리기판 위

에 600°C 이하의 저온 공정의 고상 결정화를 통하여 큰 입자 크기를 갖는 박막을 형성시키고, 소자의 구조는 게이트가 상단구조이며, p-채널의 다결정 박막 트랜지스터 비휘발성 메모리 소자를 제작하고자 한다.

제작한 소자의 비휘발성 메모리 특성을 측정하기 위하여 I-V 특성을 측정함으로써 문턱전압의 변화를 확인하고자 한다.

2. 실 험

NVM 소자를 만들기 위하여 SPC 방법을 이용하여 poly-Si 박막을 성장 시켰다. rough한 poly-Si oxynitrided 박막 위에 NVM 소자의 제조를 위해 얇은 터널링 oxynitride layer로서 plasma-assisted oxynitridation 방법이 사용되었으며, 제작된 LTPS(low temperature poly-Si) NVM 소자의 cross-sectional view는 그림 1에서 도시화 하였다.




그림 1. Cross-sectional view of LTPS NVM device
($\text{SiO}_2=85\text{ \AA}$, $\text{Si}_3\text{N}_4=100\text{ \AA}$, $\text{SiON}=23\text{ \AA}$,
 $L=14\mu\text{m}$, $W=14\mu\text{m}$)

소자는 저온에서의 플라즈마 공정을 통하여 유리기판 위에 제작되었다. 이후 500 Å 두께의 비정질 실리콘(a-Si)을

PECVD (Plasma Enhanced Chemical Vapor Deposition) 방법을 통하여 증착하였으며, a-Si 박막은 SPC 방법을 통하여 결정화 시켰다. ONO(oxide-nitride-oxide)층은 각각 23 Å의 tunnel oxide 층, 100 Å charge trap nitride 층, 85 Å blocking oxide 층으로 구성되어 있다. 균일한 tunnel oxide 층의 형성하기 위하여 rough한 poly-Si 표면을 N₂O 플라즈마 처리하였다. Charge trap region은 Si₃N₄ 박막 안에 charge trap site를 늘이기 위하여 silicon nitride(Si₃N₄)를 증착하였다. 게이트 금속은 알루미늄을 증착시켰으며 ion shower 도핑을 통하여 소스와 드레인 지역을 p+로 도핑하였다.

3. 결과 및 고찰

실험에 사용된 소자에 일정 시간동안 각기 다른 바이어스를 가한 후 변화되는 문턱집합(threshold voltage; V_{th})의 변화를 그림 2의 I_D-V_G 특성 그래프에서 확인 할 수 있다. 게이트 전극에 100sec 동안 -13V를 바이어스 하였을 경우와 100sec 동안 +10V로 바이어스를 가한 이후에 각각의 V_{th}의 변화를 뚜렷하게 확인 할 수 있다. 이러한 V_{th}의 변화는 NVM 소자로서 쓰기 및 소거 특성을 나타낸다. 또한 on/off 전류비가 10⁻⁷와 10⁻¹² A로서 약 5 order 정도 나타남을 볼 수 있다.




그림 2. I_D-V_G Characteristic of NVM device after biasing on gate electrode for 100 seconds (one is +10V, the other is -13V), and the details of the device is indicated.

NVM 소자에서 정보의 저장과 소거는 기본적으로 이러한 V_{th}의 변화를 통하여 구분할 수 있으며 정보의 저장은 채널(channel)부근에서 발생한 핫-일렉트론(hot-electron)을 플로팅 게이트(floating gate)로 주입하는 동작으로 Channel-Hot-Electron (CHE) 주입 방법을 사용한다. 플로팅 게이트에 갈이거나 제거된 전자는 그림 2와 같이 소자의 V_{th}에 영향을 주게 된다. 그림 3 (a)는 CHE 방법에 의한 쓰기 동작을 도시화 한 것이다. 소거 동작은 그림 3 (b)에서 도시한 것과 같이 플로팅 게이트에서 소스영역으로의 tunneling current를 이용한다.




그림 3. (a) Programming of NVM device : the voltage of gate electrode is high,
 (b) Erasing of NVM device : the voltage of gate electrode is low

4. 결론

본 연구에서 쓰인 소자는 저온에서 플라즈마 공정을 통하여 유리기판위에 제작되었다. 이후 증착한 a-Si는 SPC 방법을 통하여 결정화 시켰으며 게이트 절연막은 ONO 막을 사용하여 NVM 소자를 구현하였다. V_{th}의 변화와 on/off 전류비를 확인하기 위하여 I-V 특성을 측정하였으며 게이트 전압의 변화에 따라 V_{th}가 변하는 것을 도시화하였다.

각기 다른 게이트 전압을 바이어스를 걸어준 이후에 소자의 V_{th}의 변화는 뚜렷이 관찰되었다. 이러한 사실은 NVM 소자로서의 유용성을 입증해 준다.

참고 문헌

- [1] T. Aoyama, G. Kawachi, N. Konishi, T. Suzuki, Y. Okajima and K. Miyato, Journal of Electrochem. Soc., 136 (4), p. 1169, 1989
- [2] Advanced and Future Microelectronics Workshop V, "LCD 및 SRAM용 TFT 기술," 1991.
- [3] K. Sera, et al., "High-performance TFT's fabricated by XeCl excimer laser annealing of hydrogenated amorphous-silicon film.", IEEE Trans. on Elect. Dev. ED-35, p. 2868, 1989.
- [4] T. Serikawa, "Low-temperature fabricated of high-mobility poly-Si TFT's for large-area LCD's.", IEEE Trans. on Elect. Dev. ED-36, p. 1929, 1989.
- [5] 조성선, 주간기술동향 통권 1106호, p. 29, 2003