

유전체 원료에 따른 고압용 적층칩 캐패시터 신뢰성 및 전기적 특성

윤 중 략, 박 정 원*

삼화콘덴서공업(주), * 한국산업기술시험원

The Reliability and Electric Properties of High Voltage Multilayer Ceramic Capacitor

According to Dielectric Materials

Jung-Rag Yoon, * Jung Won Park

SAMWHA CAPACITOR Co. Ltd, * Korea Testing Laboratory

Abstract

내환원성을 가지는 (Ca,Sr)(ZrTi)O₃계 COG 원료와 코어 셸 구조를 가지는 BaTiO₃계 X7R 원료를 적용하여 고압용 적층 칩 캐패시터를 제작하여 내부전극 형상 및 원료에 따른 신뢰성 및 전기적 특성을 연구하였다. COG 특성의 원료는 X7R 원료에 비해 단위 두께당 내전압이 감소하는 경향이 적었으며 내전압 특성도 우수하게 나타났다. 또한, 내부 전극 설계에 있어 floating에 따른 영향은 COG, X7R 특성 원료 모두 향상된 전기적 특성과 신뢰성을 가짐을 확인 할 수 있었다.

Key Words : (Ca,Sr)(ZrTi)O₃, 고압용 적층 칩 캐패시터, X7R, COG, 신뢰성

1. 서 론

고압용 세라믹 캐패시터는 DC-DC 인버터, 대형 LCD용 냉음극형광램프(CCFL), SMPS(Switch Mode Power Supply), 고출력 플라즈마 장비등에 적용되고 있으며 현재는 리드가 있는 디스크형 세라믹 캐패시터, 필름 캐패시터가 대부분 사용되고 있으나 캐패시터의 소형화, 표면실장 및 캐패시터의 전기적 특성등을 고려하여 고압용 적층 칩 캐패시터의 수요가 증가하고 있다.

고압용 적층 칩 캐패시터에 적용되는 유전체 재료는 온도에 따른 용량 변화 특성에 따라 COG 특성 (-55℃ ~ 125℃의 온도 범위에서 용량변화가 0±30ppm/℃이내)과 X7R 특성 (-55℃ ~ 125℃의 온도 범위에서 용량변화가 ± 15%이내)으로 구분된다. 내부전극으로 Ag, Ag-Pd, Pd와 같이 귀금속을 사용하는 COG 특성을 가지는 대표적인 유전체 재료로 유전율 60 ~ 100인 BaO-Nd₂O₃-TiO₂계, 유전율 20 ~ 24 인 MgTiO₃-CaTiO₃계가 있다.[1] 최근에는 적층 칩 캐패시터를 경제성을 고려하여 내부전극으로 Ni, Cu을 적용한 적층 칩 캐패시터가 개발되고 있으며 소결시 내부전극의 산화를 방지하기 위하여 내환원 분위기에서 소결을 하고 있다. 내환성 소결이 가능한 대표적인 COG 특성용 원료로는 CaZrO₃를 기본으로 하고 온도 특성 및 전기적 특성을 향상시키기 위하여 CaTiO₃, SrTiO₃를 첨가한 조성이다. 고압용 적층 칩 캐패시터의 개발을 위해서는 유전체 재료 측면에서는 첨가제나 소결 조건의 최적화를 통해 미세구조를 제어하여 절연파괴전압 강도를 증가시키고 있으며 설계적 측면에서는 유전체 두께에 따른 절연파괴 강도를 고려한 설계, 내부전극 두께, 형상등을 고려하여야 한다.[2] 본 논문에서는 COG 특성과 X7R 특성을 가지는 원료를 이용하여 고압 적층 칩 캐패시터를 제작하고 이에 따른 신뢰성 및 전기적 특성에 대해 연구

하고자 한다.

2. 실험

적층 칩 세라믹 캐패시터 제조에 적용한 세라믹 원료는 COG 특성은 (Ca_{0.7}Sr_{0.3})(Zr_{0.97}Ti_{0.03})O₃를 주성분으로 하고 첨가제로 MnO₂, Al₂O₃, 유리프릿을 첨가한 조성을 선정하였으며 X7R 원료는 BaTiO₃를 주성분으로 하고 첨가제로 MgO, Mn₃O₄, Y₂O₃, Er₂O₃과 (BaCa)SiO₃계 유리 프릿을 첨가하였다. COG 원료 분체 특성은 볼 밀을 이용하여 평균입경 D₅₀ 0.75 μm, BET는 4.4 m²/g로 하였으며 원료의 전기적 특성은 유전율 32, 품질계수 2,600, 절연저항 2,000 GΩ이상이며 X7R 원료 분체 특성은 볼 밀을 이용하여 평균입경 D₅₀ 0.4 μm, BET는 4.5 m²/g로 하였으며 원료의 전기적 특성은 유전율 2600, 유전손실 0.6 %, 절연저항 500 GΩ이상 이었다.

그린시트 제작을 위한 슬러리는 세라믹 원료, 분산제 및 용매(톨루엔/에탄올)을 적정비로 배합한 후 바스켓 밀을 이용하여 8시간 혼합, 분산하였다. 혼합, 분산된 슬러리에 PVB (Sekisui, BM-SZ), DOP (DC chemical)를 적정 배합비로 첨가한 후 4시간 혼합하여 슬러리를 제작하였으며, 닥터블레이드 방식을 적용하여 실리콘 코팅한 PET 필름위에 25 μm의 그린시트를 성형하였다. 그린시트위에 평균입경 D₅₀ 0.4 μm인 Ni 금속분말과 공재로서 COG 특성은 CaZrO₃, X7R 특성은 BaTiO₃를 적용하여 만든 페이스트를 스크린 프린트법을 적용하여 내부전극을 형성하였다. 적층 칩 제작은 일반적인 적층 칩 제조공정을 적용하여 적층, 압착, 절단하여 4.5×2.0×2.0 mm인 적층 칩을 제작하였다. 적층 칩을 260℃에서 48시간 바인더 탈지 후 H₂-N₂-H₂O를 이용하여 P_{O2} = 10⁻¹¹ MPa 분압 하에서 1320℃에서 2시간 소성하였다. 적층 칩 캐패시터의 신뢰성 향상을 위하여 재산화 열처리 900℃, P_{O2} = 10⁻⁷ MPa 분위기에서 2시간 행하였다. 소성 칩을 내부 전극이 도출되도록 연마 후 Cu 전극을 이용하여

외부전극을 형성하여 800℃에서 10분간 환원분위기에서 소성하였다. 외부전극을 형성한 후 제품의 납땜성 향상을 위하여 바렐을 이용한 전기도금으로 Ni 2 ~ 5 μm, Sn 3 ~ 5 μm 두께로 도금하였다.

3. 결과 및 검토

그림 1은 본 연구에서 COG 및 X7R 원료를 적용한 고압용 적층 칩 캐패시터의 신뢰성 및 전기적 특성 향상을 위한 process mapping한 결과이다.




그림 1. 적층 칩 캐패시터 제조 공정 및 신뢰성 향상을 위한 process mapping

그림 2는 본 연구에서 COG 및 X7R 원료를 적용한 고압용 적층 칩 캐패시터의 내부 전극 형상으로서 floating 전극 형태를 보여주고 있다.






그림 2. 고압용 적층 칩 캐패시터의 내부 전극 형태
(a) 2 floating (b) 4 floating (c) 6 floating (d) 8 floating

그림 3은 COG 및 X7R 원료를 적용한 고압용 적층 칩 캐패시터의 내부 유전체 두께(25, 50 μm) 및 floating에 따른 내전압 특성을 나타내었다. COG 특성의 경우 단위 두께당 전압을 환산하면 25 μm 내부 유전체 두께의 경우 105[V/μm] 수준이고 50 μm 내부 유전체 두께의 경우 65[V/μm]의 값을 가진다. X7R 특성의 경우 단위 두께당 전압을 환산하면 25 μm 내부 유전체 두께의 경우 65[V/μm] 수준이고 50 μm 내부 유전체 두께의 경우 35[V/μm]의 값을 가진다. floating수에 따른 내전압 특성은 floating 수가 증가함에 따라 거의 직선적으로 내전압이 증가됨을 볼 수 있다. COG 특성에서 25 μm 유전체 두께의 경우 2 floating에서 내전압 특성이 3.2 kv 수준인데 비하여 8 floating에서는 13 kv의 값을 가짐을 확인할 수 있다. 반면에 X7R 특성에서는 25 μm 유전체 두

께의 경우 2 floating에서 내전압 특성이 2.1 kv 수준인데 비하여 8 floating에서는 9 kv의 값을 가짐을 확인할 수 있으나 산포가 크게 나타남을 볼 수 있다.



(a)



(b)

그림 3. 유전재료 및 형상에 따른 내전압 특성
(a) COG 특성 (b) X7R 특성

4. 결론

내환원성을 가지는 (Ca,Sr)(ZrTi)O₃계 COG 원료와 코어 쉘 구조를 가지는 BaTiO₃계 X7R 원료를 적용하여 고압용 적층 칩 캐패시터를 제작하여 내부전극 형상 및 원료에 따른 신뢰성 및 전기적 특성을 연구하였다. COG 특성에서 25 μm 유전체 두께의 경우 2 floating에서 내전압 특성이 3.2 kv 수준인데 비하여 8 floating에서는 13 kv의 값을 가짐을 확인할 수 있다. 반면에 X7R 특성에서는 25 μm 유전체 두께의 경우 2 floating에서 내전압 특성이 2.1 kv 수준인데 비하여 8 floating에서는 9 kv의 값을 가짐을 확인할 수 있으나 산포가 크게 나타남을 볼 수 있다.

감사의 글

본 논문은 산업자원부에서 시행한 부품,소재 신뢰성기반 기술 확산사업(고압용 적층 칩 세라믹 캐패시터의 신뢰성 향상)의 결과이며 자원에 감사드립니다.

참고 문헌

- [1] Hiroshi Kishi, Youichi Mizuno and Hirokazu Chazono, "Base-Metal Electrode-Multilayer Ceramic Capacitor: Past, Present and Future Perspectives," Jpn.J.Appl.Pys.Vol.42, pp. 1-15, 2003.
- [2] 윤종락, 김민기, 이현용, 이석원, "중, 고압용 적층 칩 세라믹 캐패시터 제작 및 분석," 전기전자재료학회 논문지, 18 권, 8호, p.685, 2005.