

모바일 내장형 시스템을 위한 듀얼-포트 SDRAM의 성능 평가 및 최적화

양희석⁰ 김성찬 박해우 김진우 하순희

서울대학교 전기컴퓨터공학부

{hyang,sungchan.kim,starlet,jwkim,sha}@iris.snu.ac.kr

Performance Evaluation and Optimization of Dual-port SDRAM for Mobile Embedded Systems

Hoeseok Yang⁰, Sungchan Kim, Hae-woo Park, Jinwoo Kim, Soonhoi Ha

School of EECS, Seoul National University

최근의 모바일 내장형 시스템은 오디오, 비디오, 3D 게임 등 더욱 강력한 계산 능력을 요구하는 다양한 멀티미디어 응용을 지원하므로, 콜-프로세싱을 담당하는 모뎀프로세서 이외에 멀티미디어 응용을 처리하는 응용프로세서를 추가로 장착한 듀얼-프로세서 시스템을 채용하고 있다. 그림 1은 이러한 다양한 듀얼-프로세서의 통신 구조를 도시한 것이다.




그림 1 다양한 듀얼-프로세서 통신구조

(a)는 주변장치 버스나 범용 입출력포트와 같은 기존의 통신 미디어를 재활용하는 구조를 보여준다. 이는 실제 상용화된 휴대전화에서 사용되고 있는데, 두 프로세서가 LCD 버스를 통해 상호 통신한다. 이 구조는 비용이 절감되고 설계가 단순해지는 장점이 있지만, 낮은 통신 대역폭이 문제가 된다. (b)는 근래 Freescale사가 3세대 휴대전화를 대상으로 발표한 새로운 듀얼-프로세서 구조인 MXC[1]를 도시한 것이다. 이는 ARM1136TM과 StarCoreTM SC140 DSP를 하나의 칩에 내장시킨 것으로, 프로세서간 통신이 온-칩 SRAM을 통해서 이루어진다. 모뎀프로세서가 온-칩 SRAM에 데이터를 기록하면, DMA 컨트롤러가 그것을 응용프로세서가 접근할 수 있는 외부 SDRAM으로 이동시킨다. 이는 SRAM을 통해 빠른 전송이 가능하지만, 외부 SDRAM의 단일-포트 인터페이스가 잠재적인 성능 저하 요소로 남아있다. 최근 삼성전자는 (c)에 나타난 형태인 하나의 공유뱅크와 두 프로세서를 위한 각각의 전용뱅크를 가지는 듀얼-포트 SDRAM, OneDRAM[2]을 발표하였다. 두 전용 뱅크는 두 프로세서 각각을 위한 로컬 메모리 역할을 담당하고 중앙의 특수한 뱅크는 두 프로세서간 통신을 위해 존재한다. 이 구조의 장점은 MXC보다 더 큰 공유 영역을 제공하며, 단일 칩 솔루션과는 다르게 프로세서 종류에 구애받지 않고 적용 가능하므로 다양한 내장형 시스템에 쉽게 채용 가능하다는 점이다.




그림 2 듀얼-포트 SDRAM 기본 구조와 구조 최적화

그림 2의 (a)는 듀얼-포트 SDRAM 구조의 기본 구성을 보여준다. 두 프로세서는 각각 자신의 전용뱅크와 공유 뱅크에 연결되어 있다. 그림에서 하드웨어 세마포어는 명시적으로 외부에 도시되어 있으나 실제로는 메모리 패키지

안에 포함되어 있다. 공유뱅크에 대한 물리적 접근 충돌을 방지하기 위하여 두 프로세서는 모두 공유뱅크 접근 전에 하드웨어 세마포어를 취득하여야만 한다. 이 구조에서는 공유뱅크에 대한 물리적 상호배타 접근 외에 논리적 상호배타 접근이 보장되어야 하므로, 소프트웨어 세마포어의 유지가 필수적이다. 이 소프트웨어 세마포어는 두 프로세서 간에 공유되어야 하므로 공유뱅크의 특징영역을 할당하여 사용한다. 종합적으로 하나의 공유 자료구조에 접근하기 위해서는 소프트웨어/하드웨어 세마포어 접근에 최소 9번의 부가적인 메모리 접근이 필요하다. 이 구조의 성능 이득을 극대화하기 위해서는 이러한 동기화 부하를 최소화하는 것이 필요하다.

이 시스템에서의 대부분의 통신은 모뎀프로세서에서 용용프로세서로 단방향으로 이루어지며, 모뎀프로세서는 빈번하지는 않지만 한번 통신이 시작되면 많은 양의 데이터를 한 번에 전송하는 반면 용용프로세서는 적은 양의 데이터를 매우 빈번하게 접근한다. 또한, 모뎀프로세서에서는 RF단의 통신처리 등 실시간 제약이 있으므로 통신 시 대기시간을 줄이는 것이 중요하고, 용용프로세서는 작은 양의 데이터를 빈번하게 접근하므로 누적되는 동기화 부하를 최소화하는 것이 중요하다. 이러한 상반된 요구조건을 모두 만족시키며 성능을 최적화하기 위해 락우선권 기법을 고안하였다. 이는 용용프로세서에 기본적으로 접근 권한을 주는 대신, 모뎀프로세서가 접근을 요구하면 즉시 접근 권한을 모뎀프로세서로 전환한다. 모뎀프로세서의 전송이 끝나면 자동으로 접근 권한은 용용프로세서로 자동 전환된다. 따라서 용용프로세서는 공유뱅크 접근 시 하드웨어 세마포어를 취득하지 않아도 되며, 이는 9번의 부가 메모리 접근 중 6개가 제거되는 것을 의미한다. 한편 모뎀프로세서는 공유뱅크 요청 즉시 하드웨어 세마포어를 얻으므로 대기시간이 없다. 결과적으로 이 기법을 통해 서로 다른 두 프로세서 측의 요구사항을 모두 만족시킬 수 있다. 이 기법을 구현한 구조는 그림 2의 (b)에 나타나있다. 이 기법은 하드웨어로 구현된 락매니저를 용용프로세서 측의 메모리 컨트롤러에 장착함으로 구현할 수 있다. 또 하나의 관찰은 3D 웨더링 등의 용용에서 용용프로세서는 같은 데이터를 여러 차례 반복적으로 접근하는 경향이 있다는 것이다. 이 경우 반복적인 접근에서 매번 동기화 부하를 지불하지 않기 위해서는 그 데이터를 로컬 메모리로 복사한 후 접근하는 것이 이득이 된다. 로컬메모리의 경우 공유영역과는 달리 캐시가 유효화 되어있기 때문에 접근빈도가 높아질수록 성능의 이득은 커진다. 이에 모뎀프로세서가 용용프로세서와 데이터 버스를 공유하는 변형된 DMA 컨트롤러를 통해 용용프로세서의 로컬메모리로 직접 데이터를 전송하는 정적복사 기법이 제안되었다. 이 기법을 사용할 때에, 락우선권 기법이 있는 경우는 그림 2의 (c)처럼 일반적인 DMA 컨트롤러를 사용할 수 있으나, 그렇지 않은 경우 세마포어를 관리할 수 있는 특수한 DMA 컨트롤러가 필요하다. 이러한 구조 최적화 이외에 공유뱅크를 여러 블록으로 나누어 다른 블록을 두 프로세서가 동시에 접근할 수 있도록 확장할 수 있다. 이를 통해 여러 블록을 이용하여 더블버퍼링 기법을 사용할 수 있다.




그림 3 DPSDRAM 구조에서의 통신 실험

경우 모뎀프로세서의 데이터 송신 시간은 DMA 때문에 증가한다. 락우선권 기법에서는 데이터 읽기의 상당 부분이 접근 획득의 지연 대기에 할애되었음을 확인할 수 있다. 두 기법을 모두 적용한 경우는 기본 구조에 비해 33%의 성능 향상이 있다. 반복적인 접근이 수행될수록 정적복사의 효용은 더욱 커진다. 3번의 반복적인 접근에서는 최고 53%까지의 성능 개선이 있었다.

감사의 글

본 연구는 BK21 프로젝트, 과학기술부 도약연구지원사업(R17-2007-086-01001-0)에 의해 지원되었다. 또한 서울대학교 컴퓨터신기술연구소와 IDEC은 본 연구에 필요한 기자재들을 지원해 주었다. 본 연구는 또한 한국전자통신연구원의 SoC 핵심설계인력 양성사업에 의해 부분적으로 지원되었다.

참고문헌

- [1] MXC300-30: 3G Single Core Modem Platform, Freescale Semiconductor [Online]. Available: <http://www.freescale.com>.
- [2] Samsung Electronics Inc, "Fusion Memory Solution OneDRAM™," [Online]. Available: http://www.samsung.com/PressCenter/PressRelease/PressRelease.asp?seq=20061213_0000306480