대한전기학회:학술대회논문집 (Proceedings of the KIEE Conference)

대한전기학회 (The Korean Institute of Electrical Engineers)
권호 표지

게이트 절연막에 따른 펜타신 박막 트랜지스터의 전기적 특성 분석

Pentacene Thin-Film Transistor with Different Polymer Gate Insulators

  • Kim, Jae-Kyoung (Dept. of Nano Science & Engineering, Myongji University) ;
  • Her, Hyun-Jung (Dept. of Nano Science & Engineering, Myongji University) ;
  • Kim, Jae-Wan (Dept. of Physics, Myongji University) ;
  • Choi, Y.J. (Dept. of Nano Science & Engineering, Myongji University) ;
  • Kang, C.J. (Dept. of Nano Science & Engineering, Myongji University) ;
  • Kim, Yong-Sang (Dept. of Nano Science & Engineering, Myongji University)
  • 발행 : 2007.07.18
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

다양한 게이트 절연막의 펜타신 박막 트랜지스터의 전기적 특성을 atomic force microscope (AFM), X-선 회절을 사용하여 분석하였다. 펜타신 박막 트랜지스터는 thermal evaporator 방법을 사용하여 여러 폴리며 기판위에 제작하였다. Hexamethylsilasane (HMDS), polyvinyl acetate (PVA), polymethyl methacrylate (PMMA)등의 폴리머 기판을 사용하여 다양한 온도에서 증착시켰다. 이 때 PMMA위에 증착시킨 펜타신의 경우가 가장 큰 그레인 크기를 보였고, 가장 적은 트랩 농도를 보였다. 그리고 상부 전극 구조를 가진 박막 트랜지스터를 HMDS 처리를 한 $SiO_2$와 PMMA 절연막을 사용하여 제작하고 비교하였다. 이때 PMMA기판 위에 제작한 트랜지스터는 전계효과 이동도가 ${\mu}_{FET}=0.03cm^{2}/Vs$ 이고, 문턱이전 기울기 0.55V/dec, 문턱전압 $V_{th}=-6V$, on/off 전류비 $>10^5$의 전기적 특성을 보였고, $SiO_2$ 기판위에 제작한 트랜지스터는 전계효과 이동도 ${\mu}_{FET}=0.004cm^{2}/Vs$, 문턱이전 기울기 0.518 V/dec, 문턱전압 $V_{th}=5V$, on/off 전류비 $>10^4$의 전기적 특성을 보였다.

키워드