

게이트 레이아웃을 이용한 70nm nMOSFET

초고주파 성능 최적화

홍승호*, 박민상*, 정성우*, 강희성**, 정윤하*

*포항공과대학교 전자전기공학과

**삼성전자 System LSI 사업부

Optimization of 70nm nMOSFET Performance using gate layout

Seung-Ho Hong*, Min-Sang Park*, Sung-Woo Jung*, Hee-Sung Kang**, and Yoon-Ha Jeong*

*Department of Electronic and Electrical Engineering

Pohang University of Science and Technology

**System LSI Division, Samsung Electronics Co., Ltd.

E-mail : korice@postech.ac.kr

Abstract

In this paper, we investigate three different types of multi-fingered layout nMOSFET devices with varying W_f (unit finger width) and N_f (number of finger). Using layout modification, we improve f_T (current gain cutoff frequency) value of 15GHz without scaling down, and moreover, we decrease NF_{min} (minimum noise figure) by 0.23dB at 5GHz. The RF noise can be reduced by increasing f_T , choosing proper finger width, and reducing the gate resistance. For the same total gate width using multi-fingered layout, the increase of finger width shows high f_T due to the reduced parasitic capacitance. However, this does not result in low NF_{min} since the gate resistance generating high thermal noise becomes larger under wider finger width. We can obtain good RF characteristics for MOSFETs by using a layout optimization technique.

I. 서론

실리콘 MOSFET 소자의 지속적인 크기 축소로 인해서 초고주파 성능은 기존의 화합물 반도체 소자 수준까지 개선되고 있다. 이러한 초고주파 성능향상과 함께 CMOS 기술은 낮은 제작비용과 높은 집적가능성을 가지고 있기 때문에 무선통신분야에서 front-end 회로에 응용될 수 있는 가능성이 높아지고 있다 [1], [2]. 이처럼 MOSFET 소자의 초고주파 응용가능성이 높아지면서 초

고주파 잡음특성인 최소잡음지수(NF_{min})가 전류이득 차단주파수(f_T)와 더불어 초고주파 특성 평가에 있어 중요한 지표가 되고 있다.

본 논문에서는 70nm RF MOSFET 에서 게이트 레이아웃 기술을 이용하여 최소잡음지수와 전류이득 차단주파수를 개선하는 방법에 대해서 연구하였다.

II. 본론

본 논문에서는 2.5 μ m, 5 μ m, 10 μ m 의 단위 게이트 폭을 가지는 70nm RF nMOSFET 소자에 대해서 측정을 실시하였다. 그림 1 은 전체 게이트 폭이 일정하고 게이트 구조가 다른 소자에 대해서 주파수 변화에 따른 최소잡음지수의 변화를 보여주고 있다. 최소잡음지수는 게이트 발수가 증가할수록 개선되는 것을 확인할 수 있다. 이는 게이트의 병렬연결로 인해서 게이트 저항의 크기가 감소했기 때문이다. 단위 게이트 폭의 변화에 대한 측정에서 게이트 발수가 64 개인 경우가 5GHz 에서 0.99dB 의 가장 낮은 최소잡음지수를 가진다. 표 1 은 BSIM4(Berkeley short-channel IGFET) 모델을 이용하여 소자의 게이트 저항을 추출한 결과이다. 단위 게이트 폭

이 2.5 μm 이고 게이트 발수가 64 개인 경우에 게이트 저항이 3.2 Ω 으로 가장 작았다. 또한 단위게이트 폭이 증가할수록 게이트 저항도 증가하는 것을 확인할 수 있다. 위의 결과는 식 (1)에서 보는 것과 같이 게이트 저항이 감소할수록 최소잡음지수가 감소하는 경향과 일치하는 결과이다 [3].

$$NF_{\min} = 1 + K \sqrt{g_m (R_g + R_s)} \frac{f}{f_T} \quad (1)$$

그림 2 는 전체 게이트 폭이 동일한 70nm nMOSFET 소자의 전류이득 차단주파수를 게이트 발수에 따라서 측정한 결과이다. 전체게이트 폭이 160 μm 인 경우에 게이트 발수가 16 개인 경우가 150GHz 의 전류이득 차단주파수를 가지는 것을 알 수 있다. 이는 게이트 발수가 64 개인 경우에 비해서 15GHz 나 높은 수치이다. 전류이득 차단주파수는 게이트 발수가 늘어날수록 감소하는데, 이는 게이트 발수의 증가에 따라 게이트와 기판 사이의 외성전용량인 C_{gb} 성분이 증가하기 때문이다 [4]. 최소잡음지수와 전류이득 차단주파수에 대한 측정으로부터 게이트 발 구조의 변화에 따라서 trade-off가 발생하는 것을 확인할 수 있다.




그림 1. 70nm nMOSFET 소자의 게이트 구조에 따른 최소잡음지수.

표 1. 레이아웃 따른 게이트 저항.

$W_f(\mu\text{m})$	N_f	$R_g(\Omega)$
2.5	64	3.2
5	32	4.2
10	16	7.6




그림 2. 70nm nMOSFET 소자의 게이트 구조에 따른 전류이득 차단주파수.

III. 결론

본 논문에서는 70nm nMOSFET 에서 단위게이트 폭과 게이트 발수를 변화시키는 게이트 레이아웃 기술을 이용하여 최소잡음지수와 전류이득 차단주파수와 같은 초고주파 특성을 개선하는 방법에 대해서 연구하였다. 게이트 레이아웃 기술을 통해서 소자의 크기 축소 없이 초고주파 잡음특성의 향상을 가져올 수 있었지만 게이트 발수의 증가는 전류이득 차단주파수를 감소하게 하였다. 따라서 소자의 레이아웃 설계에 있어서 최소잡음지수와 전류이득 차단주파수 사이의 trade-off에 대한 고려가 있어야 하며, 응용회로에 따른 적절한 선택이 필요하다.

참고문헌

[1] P. H. Woerlee, et al., IEEE Trans. Electron Devices, vol. 48, pp. 1776, 2001.
 [2] C. C. Ho, et al., IEEE Trans. Electron Devices, vol. 51, pp. 2181, 2004.
 [3] H. Fukui, et al., IEEE Trans. Electron Devices, vol. 26, pp. 1032, 1979.
 [4] H. Lee, et al., IEEE Electron Devices Lett., vol. 23, pp. 288, 2002.