

Power line phasor 측정 오차 해석 연구

*김병일, 장태규

중앙대학교 전자전기공학부

e-mail : savart@dmc.cau.ac.kr, tgchang@cau.ac.kr

Analysis of power line phasor measurement error

*Byoung-Il Kim, Tae-Gyu Chang

School of Electrical and Electronics Engineering

Chung-Ang University

Abstract

This paper presents an analytic derivation of phase measurement error. The analysis derives the measurement error caused by the finite-bit quantization of both input signals and twiddle factors used in the recursive implementation of the phasor measurement algorithm. The derivation is based on the statistical exploration of the error dynamic equations. The effect of frequency deviation and the number of DFT points are also included in the study. The analysis results are verified with the data obtained from the computer simulation by widely varying the values of error causing factors.

I. 서론

단일 톤 신호의 위상측정은 통신 신호 중 반송파 검출이나 전력선 신호의 고장 검출 등에 응용되는 기본적인 계측 기법 중 하나이다. 다양한 위상 측정 기법들 중 순환 DFT 기법은 재귀형 구조를 사용하여 낮은 구현 복잡도를 요구하는 임베디드 시스템에 적용할 수 있는 가장 전형적인 기법이다[1]-[3]. 그러나 순환 DFT 기법은 유한 비트 근사화 구현하여 처리속도 향

상이나 구현 복잡도를 감소시킬 수 있지만 이로 인해 심각한 오차의 누적현상이 발생한다. 본 논문에서는 단 하나의 DFT 계수만을 사용하는 기존의 기법에서 매 입력 sliding 마다 일어나는 페이지 회전을 보상해 줌으로써 연산과정에서 N-point DFT의 계수를 모두 사용하여 오차 누적이 개선된 순환 DFT 기법을 제시하였다. 또한 개선된 순환 DFT 기법에서 입력 및 DFT 계수의 유한비트 근사에 따른 출력 위상의 오차 특성을 통계적 접근을 통해 DFT point 수 및 입력 주파수 변이에 관한 오차 방정식으로 유도하였다. 컴퓨터 시뮬레이션을 통해 오차 요인을 다양하게 변화시켜 출력 위상의 오차 해석 결과를 확인하였다.

II. 오차요인에 따른 성능해석

단일 톤 신호의 phasor는 샘플링 주파수가 단일 톤 주파수의 정수 M배이고 DFT 구간 길이가 N이라는 가정아래 신호의 DFT 성분 중 l 번째 bin 주파수 성분으로 얻을 수 있다. $x(n)$ 을 단일 톤 신호의 주파수에 정수배(M)로 샘플링해서 얻은 이산신호라 하고, $X(n)$ 은 $x(n)$ 으로 시작하는 N-point DFT 블록의 l 번째 bin 주파수 성분으로 하면, $x(n)$ 의 페이지 값에 따른 N-point DFT의 l 번째 bin 주파수 성분을 표현할 수 있다.

본 논문에서 제시한 순환 sliding-DFT 기법은 각 순환 단계마다 $2\pi/N$ 의 위상 회전 성분을 포함하여 식 (1)과 같으며 이에 기반한 단일톤 신호 위상계측 연산 장치는 그림 1과 같이 FIR과 IIR 필터의 종속 연결로 구현된다.

$$X(n) = x(n-1) + W_N^{-n(k-1)}[x(n) - x(n-N)]$$

where, $X(n) = X_i(n) \cdot W_N^{-n}$ (1)

IIR 필터 부분은 단위원 상에 $z=1$ 인 곳에 pole이 존재하는 불안정성을 포함하는 누산기이지만, 데이터 블록 길이 N 에 따라서 FIR 필터의 zero에 의해서 pole이 상쇄되므로, 결과적으로 전체 종속 연결 시스템은 안정화 된다.




그림 1. 제안한 순환 DFT 기반 위상계측 연산장치.

신호 입력과 DFT 계수의 유한비트 근사 구현에 의해 발생하는 phasor 출력의 오차는 식(2)와 같이 비순환 덧셈의 형태로부터 나타낼 수 있다.

$$\begin{aligned} \hat{X}(n) &= \sum_{m=n-N+1}^n \hat{W}_N^{k(m-1)} \hat{x}(m) \\ &= X(n) + \sum_{m=n-N+1}^n (W_N q_x + q_w x(m)) \end{aligned}$$

where, $\hat{W}_N = W_N + q_w$, $\hat{x}(n) = x(n) + q_x$ (2)

입력의 양자화 오차 에너지 σ_x^2 에 대해 phase 오차는 DFT 계수 N 개를 가중치로 한 weighted sum의 형태로 표현된다. 또한 DFT 계수의 양자화 오차 에너지에 대한 phase 오차는 입력 신호의 주파수 변이에 관계한다. 이를 통해 출력 phase의 오차 에너지는 다음 식 (3)과 같이 나타낼 수 있다.

$$\begin{aligned} \sigma_{\theta_c}^2 &= \sigma_{\theta_x}^2 + \sigma_{\theta_w}^2 \\ &= \frac{2}{N} \sigma_x^2 + \frac{1}{2} \left(\frac{\Delta f/f}{2 - \Delta f/f} \right)^2 \left(\frac{4 - \pi}{2} \right) \sigma_w^2 \end{aligned} \quad (3)$$

III. 실험 및 결과

위상계측 기법의 양자화 구현에 따른 오차영향 해석

은 컴퓨터 시뮬레이션을 통해 검증하였다. 입력 신호는 60Hz의 전력 시스템 버스 전압이고 주파수 변이는 6Hz 및 30Hz로 하였다. 샘플링 주파수는 입력의 32배인 1.92kHz로 하였으며, 32-point DFT를 수행하였다. 실험 결과는 그림 2에서 보인 바와 같이 위상오차 해석과 일치하며, 특히 입력 주파수의 10%의 변이를 갖는 경우에도 계수 양자화 영향은 입력 양자화 영향에 비해 1/100이상 낮은 오차특성을 나타낸다.




그림 2. 양자화 비트수에 따른 위상 오차

IV. 결론

본 논문에서는 개선된 위상계측 알고리즘의 양자화 구현에 의한 오차영향을 해석하였다. 통계적 접근을 통해 입력 및 계수 양자화에 의한 오차는 각각 DFT point 수와 입력 주파수 변이에만 관여하는 것을 확인하였고 이를 컴퓨터 시뮬레이션으로 검증하였다. 이러한 결과는 연산 속도와 정밀도, 구현 복잡도가 매우 중요한 설계 고려 사항인 임베디드 시스템의 적용에 널리 활용될 수 있을 것으로 기대한다.

참고문헌

- [1] B.P. McGrath, D.G. Holmes, J.J.H. Galloway, "Power Converter Line Synchronization Using a Discrete Fourier Transform Based on a Variable Sample Rate," IEEE Trans. Power Electronics, Vol. 20, pp. 877-884, July 2005.
- [2] Jun-Zhe Yang, Chih-Wen Liu, "A precise calculation of power system frequency and phasor," IEEE Trans. Power Delivery, Vol. 15, pp. 494-499, April 2000.
- [3] K. Liu, C.Chiu, K.Koagotla, and J.Ja Ja, "Optimal unified architectures for the real-time computation of time-recursive discrete sinusoidal transforms," IEEE Trans. Circuits Syst., Vol. 4 pp. 168~180, Apr. 1994.