Proceedings of the Korea Information Processing Society Conference (한국정보처리학회:학술대회논문집)

  • 2006.05a
  • /
  • Pages.1363-1366
  • /
  • 2006
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지

A Processor Architecture with Effective Memory System for Sort-Last Parallel Rendering

Sort-Last 병렬 렌더링을 위한 효과적인 메모리 프로세서 구조

  • Yoon Duk-Ki (Dept of Computer Enginering, Sejong University) ;
  • Kim Kyoung-So (Dept of Computer Enginering, Sejong University) ;
  • Lee Kyung-Ho (Dept of Computer Enginering, Sejong University) ;
  • Park Wo-Chan (Dept of Computer Enginering, Sejong University)
  • 윤덕기 (세종대학교 컴퓨터공학과) ;
  • 김경수 (세종대학교 컴퓨터공학과) ;
  • 이경호 (세종대학교 컴퓨터공학과) ;
  • 박우찬 (세종대학교 컴퓨터공학과)
  • Published : 2006.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 각각의 그래픽 가속기에 픽셀 캐시를 사용가능 하게 하면서 성능을 증가시키고 일관성 문제를 해결하는 병렬 렌더링 프로세서를 제안한다. 제안하는 구조에서는 픽셀 캐시 미스에 의한 latency를 감소시켰다. 이러한 2가지 성과를 위하여 현재의 새로운 픽셀 캐시 구조에 효과적인 메모리 구조를 포함시켰다. 실험 결과는 제안하는 구조가 16개 이상의 레스터라이저에서 거의 선형적으로 속도 향상을 가져옴을 보여준다..

Keywords