

2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA 설계

조인신*, 염기수**

*한밭대학교 정보통신전문대학원, **한밭대학교 정보통신·컴퓨터공학부

Design of Low Power CMOS LNA for 2.4 GHz ZigBee Applications

Inshin Cho*, Keesoo Yeom**

*Graduate School of Information & Communications, Hanbat National University

**Division of Information Communication & Computer Engineering, Hanbat National University

E-mail : shini21@nate.com*, ksyecom@hanbat.ac.kr**

요 약

본 논문에서는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안된 회로의 설계에서 TSMC 0.18 μ m CMOS 공정을 사용하고 current-reused stage를 이용한 2단 cascade 구조를 채택하였다. 본 논문에서는 LNA 설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리고 1.13dB의 잡음 지수를 보였다.

ABSTRACT

This paper presents a design of low power CMOS LNA(Low Noise Amplifier) for 2.4 GHz ZigBee applications. The proposed circuit has been designed by using TSMC 0.18 μ m CMOS process and current-reused two-stage cascade topology. LNA design procedures and the simulation results using ADS(Advanced Design System) are presented in this paper. Simulation results shows that the LNA has a extremely low power dissipation of 1.38mW with a V_{DD} of 1.0V. The LNA also has a maximum gain of 13.83dB, input return loss of -20.37dB, output return loss of -22.48dB and noise figure of 1.13dB.

키 워 드

ZigBee, Low Power, CMOS, LNA, Current-reuse

1. 서 론

최근 홈 네트워크와 유비쿼터스에 대한 관심이 크게 증가하면서 근거리 무선 개인통신망 기술을 일컫는 WPAN(Wireless Personal Area Network) 기술인 ZigBee, Bluetooth, 초광대역무선통신(UWB)이 주목을 끌고 있다. 이 중에서 ZigBee는 Bluetooth를 대체할 차세대 근거리 무선통신으로 주목받고 있으며 2003년 표준안이 발표된 이후 ZigBee에 관한 연구 및 제품 개발이 활발히 진행

되고 있다.

ZigBee는 단순 기능이 요구되는 초소형, 저전력, 저가격 시장에 적합한 기술로 다른 무선통신 기술과 달리 전력 소모도 적고 저가 제품구현이 가능하다는 장점으로 인하여 향후 지능형 홈 네트워크, 빌딩 및 산업용기기 자동화, 물류, 환경 모니터링, 의료분야, 휴먼인터페이스, 텔레메틱스, 군사 등의 다양한 분야로 빠르게 성장하여 넓은 시장을 형성할 것으로 예상된다. 특히 가정 내에서의 ZigBee의 응용은 가정 내 가전 기기들의 원

격 제어를 필요로 함에 따라 ZigBee 모듈이 장착된 가전기기를 즉, 냉장고, 세탁기, TV, VCR와 같은 가정 내의 모든 기기들이 서로 무선으로 연결되어 외부 네트워크 망으로 연결되어 기존의 인터넷 망이나 인공위성을 통해 사용자들은 집안 내부나 외부에서 제어가 가능하게 해준다. 앞으로 ZigBee는 신규로 건설되는 아파트의 전등 제어, 온수 조절, 가스밸브 차단 등과 같은 홈 오토메이션 분야에 우선 적용되고, 이후 그 영역을 점차 넓혀나갈 것으로 전망된다[1].

그림 1은 수신기의 RF front-end를 구성하는 block들의 도표이다.




그림 1. 수신기의 RF front-end block 도표

그림 1에서 볼 수 있듯이 수신기의 RF front-end는 저잡음 증폭기, mixer, local oscillator로 구성된다. 기존의 응용 분야에서 저잡음 증폭기의 일반적인 특성들을 표 1에 나타내었다.

표 1. 저잡음 증폭기의 일반적인 특성

Input/Output Impedance	50Ω
Gain	10~20dB
Noise Figure	1~3dB
Reverse Isolation	< 20dB
Power Consumption	~ 10mW

표 1에서 보는 바와 같이, 저잡음 증폭기는 일반적으로 ~ 10 mW의 높은 전력 소모를 가진다. 이는 저전력 소모를 요구하는 ZigBee 응용에는 적합하지 않다.

IEEE 802.15.4 standard[2]에서 볼 수 있듯이 ZigBee 응용에는 저전력, 저가격, 초소형이 가장 중요하게 요구된다. 그런 점에서 CMOS를 이용한 집적회로는 SoC(System on a Chip)을 구성하기 용이하고 저가격이라는 장점이 있는 반면, ZigBee 설계 사양이 요구하는 저전력 소모를 만족하기 힘들다는 문제점이 있다.

본 논문에서는 TSMC 0.18μm CMOS 공정을 이용하여 ZigBee 응용을 위한 2.4 GHz 저전력 CMOS 저잡음 증폭기를 설계하였다. 그리고 Current-reused stage를 이용한 2단 cascade 구조를 사용하여 전력 소모를 낮추는 한편 낮은 전력 소모를 만족시키기 위해 이득이 작아지는 점을 보완하였다.

기존의 ZigBee 응용을 위한 저잡음 증폭기와 비교해 보았을 때 비슷한 최대 이득과 잡음 지수를 보였다. 하지만 전력 소모는 매우 낮아졌다.

II. 저잡음 증폭기의 설계

본 논문에서 제안한 저잡음 증폭기의 구조를 그림 2에 보였다.




그림 2. 제안한 저잡음 증폭기 구조

기본 구조는 M₁으로 구성된 공통 소스(common-source) 구조이며, 저전력 소모를 만족하고 10dB이상의 최대 이득을 만족시키기 위해 current-reused stage를 사용하여 두 개의 공통 소스 구조를 cascade로 구성하였다. M₁과 M₂는 DC 관점에서 보면 cascode로 연결된 것처럼 보이고, ac 관점에서 보면 두 개의 공통 소스 구조가 cascade로 연결된 것처럼 보인다. M₁과 M₂ 사이에 삽입된 C₁과 C₂, L₁을 이와 같은 동작을 하도록 사용하였다[3]. Current-reused stage의 사용으로 저전력 소모가 제공되었을 뿐 아니라 이를 이용한 2단 cascade 구조의 사용으로 저전력 소모를 위해 감소되었던 최대 이득도 보완해주었다.

입력 임피던스 매칭(50Ω)과 잡음 지수를 낮게 하기 위하여 M₁의 소스 단에 degeneration 인덕

터(L_s)를 삽입하였다. 그리고 전체 전력 소모를 낮추기 위해서는 M_1 에서 소모되는 전류를 감소시켜야 하는데 이를 위해서는 M_1 의 채널 폭을 작게 해야 한다. M_1 의 채널 폭 감소로 인한 문제점을 보완하기 위해서 CMOS 저잡음 증폭기의 최적화 기법 중 Power-Constrained Simultaneous Noise and Input Matching(PCSNIM) 기법을 사용하여 게이트와 소스 사이에 추가 캐패시터(C_{ex})를 삽입하였다[4]. C_{ex} 는 M_1 의 채널 폭 감소로 인한 게이트와 소스 사이의 캐패시턴스(C_{gs})가 작아지는 점을 보완해준다. 또한, 저잡음 증폭기의 잡음 지수에 영향을 주지 않으며 L_s 의 크기를 작아지게 하는 효과를 준다.

L_g 와 L_s , C_{ex} 에 의해 50Ω으로 매칭된 입력 임피던스가 제공된다. 그리고 R_{out} 과 L_{out} , C_{out} 에 의해 역시 50Ω으로 매칭된 출력 임피던스가 제공된다.

각 소자들의 값들은 저잡음 증폭기의 전력 소모를 최소화하는 한편 10dB이상의 최대 이득과 낮은 잡음 지수를 위해 최적화 되었다. M_1 과 M_2 의 채널 길이는 $0.18\mu m$ 이고, 채널 폭은 $24 \times 1.5\mu m$ (finger 수 \times finger당 채널 폭)이다. 각 소자들의 최적화된 값을 표 2에 나타내었다.

표2. 각 소자들의 파라미터

L_g	19 nH
L_s	0.9 nH
C_{ex}	150 fF
$C_1=C_2$	200 fF
L_1	2 nH
R_{out}	500 Ω
L_{out}	10.5 nH
C_{out}	400 fF

III. 모의실험 결과

본 논문에서 제안된 저잡음 증폭기 회로는 중심 주파수가 2.4 GHz로 TSMC $0.18\mu m$ 의 공정을 이용하여 모의실험을 해보았다. 그림 3과 4는 제안된 저잡음 증폭기의 S-parameter 모의실험 결과이다.

그림 3에서 볼 수 있듯이 입력 반사 손실(S_{11})은 중심주파수(2.4 GHz)에서 -20dB보다 작은 값을 가지며, 출력 반사 손실(S_{22}) 역시 주어진 주파수에서 -20dB보다 작은 값을 갖는다. 최대 이득(S_{21})은 약 14dB인 것을 그림 4에서 확인할 수 있다.

그림 5는 제안된 저잡음 증폭기의 잡음 지수 특성을 나타냈다. 그림 5에서 볼 수 있듯이 중심 주파수(2.4 GHz)에서 잡음 지수는 약 1dB를 보였다.




그림 3. S_{11} 과 S_{22} 특성




그림 4. S_{21} 특성




그림 5. 잡음 지수 특성

표 3에서 기존에 발표된 저잡음 증폭기들과 본 논문에서 제안된 저잡음 증폭기의 성능들을 비교해 보았다.

표3. 저잡음 증폭기 성능 비교

Ref.	[5]	[6]	[7]	[8]	본 논문
f (GHz)	2.4	2.4	2.4	0.9	2.4
Gain (dB)	13	12.9	15	12	13.83
S_{11} (dB)	-31	-22.4	-51.4	-18	-20.37
NF_{min} (dB)	1.7	0.76	3.22	1.35	1.13
VDD (V)	3.3	1.2	1.0	1.25	1.0
P_D (mW)	4.7	2.4	9.85	2.0	1.38
Tech.	0.35 μ m	0.18 μ m	0.18 μ m	0.25 μ m	0.18 μ m
Year	2001	2002	2003	2004	2006

기존의 논문들에서 제안된 증폭기는 ZigBee 응용을 위해 제안된 저잡음 증폭기들이며, 일반적인 저잡음 증폭기의 특성을 모두 만족한다[5]-[8]. 기존에 발표된 논문들과 본 논문의 결과를 비교해 볼 때, 전력 이득과 입력 반사 손실, 잡음 지수는 기존에 발표된 저잡음 증폭기의 성능과 유사한 것을 볼 수 있다. 하지만 전력 소모 면에서는 본 논문에서 제안한 저잡음 증폭기는 1.5mW보다도 작아 기존의 저잡음 증폭기들보다 전력 소모가 매우 적어 졌음을 볼 수 있다.

III. 결 론

본 논문에서는 ZigBee 응용을 위한 2.4 GHz 저전력 CMOS 저잡음 증폭기를 설계하였다. Current-reused stage를 사용하여 2단 공통 소스를 cascade로 연결한 구조를 선택하여 저전력 소모를 하는 저잡음 증폭기를 설계하였다. TSMC 0.18 μ m CMOS 공정을 사용하여 모의 실험한 결과, 제안된 저잡음 증폭기는 1.0V의 전압이 인가 될 때, 1.38mW의 매우 낮은 전력을 소모한다. 또한, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실, 13.83dB의 최대 이득을 보였고 1.13dB의 잡음 지수를 나타내었다.

참고문헌

- [1] "ZigBee관련 응용서비스, 제품, 기술의 국내개 발동향," 전자부품연구원 전자정보센터, 2006.4
- [2] IEEE 802.15.4 Standard (ZigBee standard), available on <http://ieeexplore.ieee.org>
- [3] Choong-Yul Cha, Sang-Gug Lee, "A 5.2GHz LNA in 0.35 μ m CMOS utilizing inter-stage series resonance and optimizing the substrate resistance," in Proc. IEEE Solid-State Circuits Conference 2002, pp.339-342, Sept 2002.
- [4] Trung-Kien Nguyen, Chung-Hwan Kim, Gook-Ju Ihm, Moon-Su Yang, and Sang-Gug Lee, "CMOS Low-Noise Amplifier Design Optimization Techniques," IEEE Trans. on Microwave Theory and Techniques, vol. 52, No. 5, May 2004.
- [5] 최혁환, 오현숙, 김성우, 임채성, 권태하, "2.4GHz CMOS 저잡음 증폭기," 한국해양정보통신학회논문지, 제7권 1호, pp.106-113, 2003.
- [6] Jie long, Nader Badr, Robert Weber, "A 2.4GHz sub-1 dB CMOS low noise amplifier with on-chip interstage inductor and parallel intrinsic capacitor," in IEEE Radio and Wireless Conference 2002, pp.165-168, Aug 2002.
- [7] Chih-Lung Hsiao, Ro-Min Weng, Kun-Yi Lin, "A 1V fully differential CMOS LNA for 2.4GHz application," in Proc. IEEE Circuits and Systems Symposium, pp.245-248, May 2003.
- [8] Trung-Kien Nguyen, Yang-Moon Su, Sang-Gug Lee, "A power constrained simultaneous noise and input matched low noise amplifier design technique," in Proc. IEEE Circuits and Systems International Symposium 2004, Volume 4, pp.281-284, May 2004.