

## 니켈실리사이드에 미치는 $\text{SiO}_2$ 보호층의 스트레스 평가

임광은\*, 서화일\*, 김영철\*\*, 이원재\*\*\*, 이희덕\*\*\*

\*한국기술교육대학교 전기전자공학과, \*\*한국기술교육대학교 신소재공학과, \*\*\*충남대학교 전자공학과

### 초록

500°C에서 30초 동안 금속 열처리 하여 니켈실리사이드를 형성하고 니켈실리사이드의 후속 공정시의 열 안정성을 개선 시키기 위해  $\text{SiO}_2$  박막을 PECVD로 증착하였다. 실리사이드의 열 안정성은 면적항 측정을 통하여 평가하였다. 후속 열처리 시  $\text{SiO}_2$  보호층을 증착한 경우 열 안정성이 개선 되었다. 이 이유를 알아보기 위해 열처리 전후의 스트레스를 측정하였다. 그 결과 후속열처리 시  $\text{SiO}_2$  보호층이 없을 때는 열처리 전과 후의 스트레스 큰 차이가 없었으나  $\text{SiO}_2$  보호층이 있을 때는 스트레스가 크게 감소하였다. 이 스트레스의 감소가 니켈실리사이드의 응집현상을 억제하여 니켈실리사이드의 열 안정을 개선시키는 이유라고 판단된다.

### 1. 서론

VLSI 회로의 고집적화와 고속화를 달성하기 위하여 소자의 크기가 작아지고 있는 추세이다. MOSFET 이 집적회로에 처음 사용되기 시작한 후 크기는 축소를 거듭하여 짧은 게이트 길이를 갖는 트랜지스터가 집적회로에 사용되고 있다. 그러나 소자의 Scale-down 에 따른 유효채널길이가 감소함에 따라 문턱전압이 저하되고 punch-through 나 그 밖의 짧은 채널 효과 등의 문제들이 발생하여 소자의 축소화를 어렵게 하고 있는데 이의 해결을 위해 소스-드레인 영역의 접합 깊이를 얇게 하는 것이 매우 필요하다.[1] 더욱이 MOSFET 크기가 축소됨에 따라 소스-드레인과 게이트 영역의 저항은 수  $k\Omega$ 까지 증가하여 소자의 속도가 감소되고, 집적도도 저하된다. 이러한 점을 개선하기 위하여 실리사이드를 사용하고 있으며 VLSI technology 의 발달로 현재 소스-드레인과 게이트 영역에 한번에 실리사이드를 형성하는 Salicide(Self Alignde Silicide)가 사용되고 있다. 실리사이드의 형성은 소스-드레인과 게이트 영역의 기생저항을 줄여 드레인 전류를 증가시키고 소자의 속도가 저하되는 것을 막아준다.[2] 여러 실리사이드 물질 중 니켈 실리사이드는 낮은 형성온도, 적은 실리콘 소모량, 선폭이 줄어듦에 따른 면적항의 감소 등의 장점 때문에 차세대 실리사이드 물질로 대두되고 있다. 일반적으로 실리사이드 형성 후,  $\text{SiON}$ 이나  $\text{SiO}_2$  박막, 그리고 BPSG 물질을 형성하기 위해 열을 가하는 후속 열처리가 진행된다. 후속 열처리 시 면적항등의 소자특성에 악영향을 주는 상변태 및 응집현상이 니켈 실리사이드에 나타나며, 이를 억제하기 위한 여러 연구가 활발히 진행되고 있다[3-7]. 일부 문헌에 나타난 바와 같이, RTP(Rapid Thermal Process)공정시 나타난  $\text{SiO}_2$  상부막의 영향은 열 안정화에 긍정적

인 영향을 주었다[8]. 또한 후속 열처리 시  $\text{SiO}_2$  상부막의 영향도 열 안정화에 긍정적인 영향을 주었다[9]. 본 연구에서는 후속 열처리 시 니켈실리사이드의 열 안정화에 긍정적인 영향을 미치는  $\text{SiO}_2$  상부막의 스트레스를 조사하였다.

## 2. 실험 방법

4inch P-type silicon (100) wafer 시편의 표면에 존재하는 불순물을 제거하기 위해 황산 혼합액( $\text{H}_2\text{SO}_4:\text{H}_2\text{O}_2 = 4:1$ )으로 10 분 동안 세정하였고, 희석시킨 불산(HF:DI water = 1:100)으로 30 초 동안 세정하여 자연 산화막을 제거하였다. 준비된 시편에 이온빔스퍼터 장비를 이용하여 Ni (10nm)를 증착하였다. 초기압력은  $7 \times 10^{-7}$  torr 였고, 증착 중의 압력은  $2 \times 10^{-4}$  torr 를 유지하였다. 타겟 표면의 산화막과 불순물을 제거하기 위해 pre-sputter 를 3 분 동안 실시하였고, 금속 박막의 균일한 증착을 위하여 스퍼터하는 동안 웨이퍼 홀더를 회전시켰다.

실리사이드 형성을 위해 메탈이 증착된 시편을  $500^\circ\text{C}$ 에서 30 초동안 진공분위기에서 급속열처리(RTP)하여 증착된 메탈이 실리콘과 반응하게 하고, 이를 통해 니켈실리사이드를 형성한다. 열처리 후 반응하지 않은 메탈은 황산 혼합액( $\text{H}_2\text{SO}_4: \text{H}_2\text{O}_2 = 4:1$ )으로 15 분 동안 식각하였다.

니켈실리사이드 형성 후 FSM500TC(stress measurement)장비로 니켈실리사이드에 대한 스트레스를 측정하였다.


제작된 니켈실리사이드 시편에 PECVD(Plasma Enhanced Chemical Vapor Deposition)을 이용하여  $\text{SiO}_2$  박막을 200 nm 증착하였다.  $\text{SiO}_2$  박막의 증착을 위해  $\text{SiH}_4$  10 sccm 과  $\text{N}_2\text{O}$  90 sccm 을 흘려주었고 플라즈마 파워는 70W, 증착온도는  $300^\circ\text{C}$ , 증착압력은 0.2 Torr, 그리고 증착시간은 2 분이었다.

니켈실리사이드 형성 후의 스트레스와 비교하기 위하여  $\text{SiO}_2$  박막의 증착 후에도 스트레스를 측정하였다.

$\text{SiO}_2$  박막이 증착된 실리사이드를  $550^\circ\text{C}$ ,  $600^\circ\text{C}$ ,  $650^\circ\text{C}$ 에서 30 분간 각각 열처리를 하였다. 이때 로에 질소 가스를 흘려주어 환원 분위기를 형성하였다. 열처리 후, For Point Probe 장비로 면적항을 측정하기 위해  $\text{SiO}_2$  박막을 습식식각법을 이용하여 제거하였다. 식각용액으로는 희석시킨 BOE(DI:BOE=100:1)을 사용하였다.

## 3. 실험결과 및 고찰

일부 문헌에 나타난 바와 같이 후속 열처리 시  $\text{SiO}_2$  상부막이 열 안정화에 긍정적인 영향을 주는지 재현을 해보았다[9]. 그림[1]은 열처리 후의 니켈실리사이드 면적항 변화를 열처리 온도에 따라 나타낸 것이다. 그림에서 볼 수 있듯이 문헌의 결과와 동일하게 보호층 없이 열처리 한 경우 면적항이 크게 증가하고, 보호층 있을 시 열처리 한 경우 열 안정성의 효과를 볼 수 있었다. 하지만  $650^\circ\text{C}$ 에서는  $\text{SiO}_2$  보호층의 큰 효과를 볼 수 없었다.



표[1]은 니켈실리사이드 형성 후 측정한 스트레스 수치이다. 평균 768 MPa 의 tensile stress 를 받게 된다. 표[2]는 니켈실리사이드 위에  $\text{SiO}_2$  보호층 증착 후 측정한 스트레스 수치이다. 평균 274 MPa 의 compressive stress 를 받게 된다. 표[3]은 후속 열처리 후 측정한 스트레스 수치이다.

표[1] 니켈실리사이드 형성 후 Stress

단위 : MPa

Wafer1	Wafer2	Wafer3	Wafer4	Wafer5	Wafer6	Wafer7	Wafer8
726	749	771	830	873	732	710	757

표[2]  $\text{SiO}_2$  보호층 형성 후 Stress

단위 : MPa

Wafer5	Wafer6	Wafer7	Wafer8
-290	-283	-257	-266


표[3] 후속열처리 후 Stress

단위 : MPa

열처리 온도 보호층	Ref.	550°C	600°C	650°C
200nm cap	-290	92	122	100
No cap	873	600	577	570

실험 결과 니켈 실리사이드 형성 할 때에는 tensile stress 를 받는다. 그리고  $\text{SiO}_2$  보호층 증착시에는 니켈 실리사이드를 형성 할 때보다 더 작은 compressive stress 를 받는다. 후속 열처리 시  $\text{SiO}_2$  보호층이 있는 경우 작은 tensile stress 를 보호층이 없는 경우 니켈 실리사이드를 형성 할 때 받았던 stress 보다는 작지만 비교적 큰 tensile stress 를 받는다. 결과적으로  $\text{SiO}_2$  보호층 증착 후 후속 열처리 할 경우 stress 를 적게 받고 보호층 없이 후속 열처리를 하면 큰 stress 를 받게 된다.

후속 열처리 시 면저항 및 소자특성에 악영향을 주는 상변태와 응집현상이 나타난다. 그림 [2]를 보면  $500^{\circ}\text{C}$  RTP 했을 때와  $650^{\circ}\text{C}$  후속열처리 했을 때의 피크 값이 비슷한 것으로 보아  $650^{\circ}\text{C}$  후속열처리 시  $\text{NiSi}$  상에서  $\text{NiSi}_2$  상으로 상변태가 이루어 지지 않은 것을 볼 수 있다. 이것으로  $650^{\circ}\text{C}$ 까지 후속 열처리 시 면저항이 증가 하는 이유는 상변태가 아닌 응집현상에 의한 것으로 볼 수 있다. 결국 후속 열처리 시  $\text{SiO}_2$  보호층에 의한 stress 의 감소가 니켈 실리사이드의 응집현상을 감소시켜 열 안정성을 개선시키는 이유라고 판단된다.



그림[2]  $500^{\circ}\text{C}$  RTP 와  $650^{\circ}\text{C}$  후속열처리 시의 XRD 분석

#### 4. 결론

$500^{\circ}\text{C}$ 에서 30 초 동안 급속 열처리 하여 니켈실리사이드를 형성하고 니켈실리사이드의 후속 공정시의 열 안정성을 개선 시키기 위해  $\text{SiO}_2$  박막을 PECVD로 증착하였다. 후속 열처리 시  $\text{SiO}_2$  보호층을 증착한 경우 열 안정성이 개선 되었다.  $\text{SiO}_2$  보호층이 니켈실리사이드의 열 안정성을 개선시키는 이유는 stress 를 감소시켜 니켈실리사이드의 응집현상을 억제하기 때문이라고 판단된다.

## 후기

본 연구는 한국과학재단 목적기초연구 (No.: R01-2003-000-11659-0)의 지원으로 수행되었으며 이에 감사 드립니다.

## 참고문헌

- [1] The National Technology Roadmap for Semiconductors, Semiconductor Industry Association(SIA), 1997
- [2] A. Chatterjee, M. Rodder, and I. c. Chen, "A Transistor Performance Figure-of-Merit Including the Effect of Gate Resistance and its Application to Scaling to Sub-0.25 $\mu$ m CMOS Logic Technologies", IEEE Trans, Electron Devices, Vol. 45, PP. 1246~1252, June 1998
- [3] C. Lavoie, F. M. d' Heurle, C. Detavernier, and C. Cabral Jr., "Towards implementation of a NiSi process for CMOS technologies," Microelectronic Engineering, Vol. 70, pp. 144-157, 2003.
- [4] J. A. Kittl, A. Lauwers, O. Chamirian, M. Van Dal, A. Akheyar, M. De Potter, R. Lindsay, and K. Maex, "Ni- and Co-based silicides for advanced CMOS applications," Microelectronic Engineering, Vol. 70, pp. 158-165, 2003.
- [5] M. A. Pawlak, J. A. Kittl, and O. Chamirian, "Investigation of Ni fully silicided gates for sub-45nm CMOS technologies," Microelectronic Engineering, Vol. 76, pp. 349-353, 2004.
- [6] B. Cafra, A. Alberti, and L. Ottaviano, "Thermal stability of nickel silicide on silicon on insulator material," Materials Science and Engineering, Vol. 114-115, pp. 228-231, 2004.
- [7] J. Foggiato, W. S. Yoo, M. Ouaknine, T. Murakami, and T. Fukada, "Optimizing the formation of nickel silicide," Materials Science and Engineering, Vol. 114-115, pp. 56-60, 2004.
- [8] C. -J. Choi, Y. -W. Ok, T. -Y. Seong, and H. -D. Lee, "Effects of a silicon oxide capping layer on the electrical properties and morphology of nickel silicides," J. Appl. Phys., Vol. 41, pp. 1969-1973, 2002
- [9] 한길진, 조유정, 김영철, 오순영, 김용진, 이원재, 이희덕, "니켈 실리사이드의 열안정성에 대한 실리카 상부막과 코발트 중간막의 영향", 반도체및디스플레이장비학회지, 제4권, 제2호, pp.7-10, 2005