

수직 방향 전류를 이용한 폴리실리콘 포토다이오드에 관한 연구

송영선, 윤일구

연세대학교 전기전자공학과

Investigation of Polycrystalline Silicon Photodiodes Utilizing Vertically Directed Current Path

Youngsun Song, Ilgu Yun

Department of Electrical and Electronics Engineering, Yonsei University

Abstract : In this paper, the polycrystalline silicon photodiodes utilizing vertically directed current path are investigated. The location of electrodes is considered with the grain direction and the current path. The relationships between grain boundaries and characteristics of photodiode are simulated to apply the vertically grown polycrystalline silicon to photodiodes. From the results, the vertically grown polycrystalline silicon photodiode is a potential candidate for CMOS image sensor. However, the increment of dark current related to grain boundaries should be reduced.

Key Words : polycrystalline silicon, photodiode, grain boundary, dark current

1. 서 론

CMOS 공정을 이용해 만든 CMOS 이미지 센서 (CIS)는 저전력 소비와 random access, single-chip 카메라 구현이 가능한 고집적화 등의 장점을 갖는다. 최근 몇 년 동안 향상된 고집적화 기술로 픽셀 크기는 감소하였으며, 픽셀 수는 상대적으로 증가하여 고성능의 CIS 구현이 가능하게 되었다. 그러나 소자 집적 기술이 마이크론 미만으로 축소됨에 따라, 향후 고집적, 고성능 CIS 개발에 제한점이 발생할 것이다. 포토다이오드와 픽셀 회로를 같은 웨이퍼 평면 위에 형성하는 구조는 집적도가 높아질수록 fill-factor의 감소와 cross-talk의 증가 등으로 인해 CIS 성능 향상을 제한할 것이다.

따라서 본 연구에서는 이런 문제점을 극복하기 위해 수직 방향 전류를 이용한 폴리실리콘 포토다이오드를 연구하였다. 포토다이오드와 픽셀 회로가 같은 웨이퍼 평면 상에 위치하는 구조에서 포토다이오드를 분리하여 픽셀 회로 위에 형성하는 수직 구조 CIS에 응용하기 위한 포토다이오드 구조이다. 포토다이오드와 픽셀 회로를 분리함으로써 fill-factor 향상과 cross-talk를 감소시킬 수 있으며, 기존 구조의 intermetal dielectric (IMD)에 의한 광 흡수 효율 및 광 입사각 감쇄를 개선함으로써 CIS 성능을 더욱 높일 수 있다.

2. 소자의 구조 및 시뮬레이션

본 연구에서 살펴보기 하는 포토다이오드 구조는 그림 1과 같다. 웨이퍼 평면에 구성된 픽셀 회로와 포토다이오드를 분리하기 위한 실리콘 산화막, 하부 전극 형성을 위한 텅스텐 박막, 포토다이오드 형성을 위한 폴리실리콘 박막, 상부 전극 형성을 위한 알루미늄 박막 구조이다. 폴리실리콘 박막의 두께는 박막 형성 공정의 방법과

온도, 시간, 포토다이오드의 광특성에 영향을 준다. 특히, 본 연구에서 제안하는 구조는 하부에 위치한 픽셀 회로를 고려하기 때문에 포토다이오드의 광특성을 일정 수준으로 유지하면서 가능한 얇게 형성되어야 한다. 따라서 폴리실리콘 박막을 p-i-n 구조로 형성함으로써 광전류 생성 영역을 i층으로 제한하는 구조를 택하여 실험하였다.

폴리실리콘 박막 구조에 수직 방향 결정 경계를 정의하여 폴리실리콘 결정 크기에 따른 포토다이오드 특성을 살펴보기 위한 구조를 실험하였다. 우선 수직으로 성장한 폴리실리콘 박막의 전류 특성을 살펴보기 위해 그림 2와 같이 전극의 위치를 변화시켜 I-V 특성을 실험하였다. 또한 n층과 i층 사이에도 수평 결정 경계를 정의하여 폴리실리콘 박막 형성 과정에 따른 포토다이오드 특성을 살펴보았다.




그림 1. 폴리실리콘 포토다이오드 구조




그림 2. 전류 특성을 위한 전극 변화 구조

3. 결과 및 검토

그림 3은 그림 2의 수직 성장 폴리실리콘의 전극 변화에 따른 I-V 특성을 나타낸다. 전류의 수평 방향을 고려한 (a) 구조와 대각선 방향을 고려한 (d) 구조가 전류의 수직 방향을 고려한 (b)와 (c) 구조에 비해 큰 저항을 가짐을 알 수 있다. 따라서 전극의 위치는 수직 방향 전류를 고려한 그림 1의 구조로 결정하였으며, 투명전극을 사용하여 (c)와 같은 구조 형성도 가능함을 알 수 있었다.




그림 3. 그림 2 구조의 I-V 특성

결정 경계에 따른 시뮬레이션 결과는 그림 4와 그림 5에 도시하였다. 폴리실리콘의 grain 크기가 감소함에 따라 암전류는 선형적으로 증가하였다(그림 4). PD1은 단일 grain으로 구성된 포토다이오드이며, PD2는 수직 결정 경계를 고려한 포토다이오드, PD3는 수직 및 n-i 층 사이에 위치한 수평 결정 경계를 모두 고려한 포토다이오드이다(그림 5). 수평 결정 경계에 의한 암전류 증가가 수직 결정 경계에 의한 증가 보다 우월함을 알 수 있으며, 이는 도핑을 고려한 n층과 i-p층의 분리 형성에 제약으로 작용함을 알 수 있다.




그림 4. 결정 크기에 따른 암전류




그림 5. 결정 경계에 따른 암전류

역방향 전압 1V 조건에서 광세기에 따른 각 포토다이오드의 전류는 그림 6과 같다. 저조도에서의 전류 변화는 암전류에 의한 제한임을 알 수 있으며, 3 mW/cm² 이상의 광에 대한 포토다이오드 전류는 결정 경계와 독립적임을 알 수 있다.




그림 6. 광세기에 따른 포토다이오드 전류

4. 결론

본 연구에서는 수직 방향 전류를 이용한 폴리실리콘 다이오드에 대해 알아보았다. 폴리실리콘의 결정 방향에 따른 적합한 전극의 위치와 결정 경계 조건에 따른 포토다이오드의 전류 특성을 실험함으로써 수직 방향으로 성장시킨 폴리실리콘 박막의 포토다이오드 응용에 대한 가능성을 알 수 있었다. 그러나 결정 경계에 의한 암전류 증가가 저조도 광에 대한 응답성을 악화시켜 이에 대한 보완이 필요하다.

참고 문헌

- [1] J. H. Chang, Yu. Vygranenko, and A. Nathan, "Two-dimensional a-Si:H based n-i-p sensor array," J. Vac. Sci. Technol. A, Vol. 22, No. 3, p. 971, 2004.
- [2] S. V. Karnik, and M. K. Hatalis, "Lateral polysilicon p+-p-n+ and p+-n-n+ diodes," Solid-state electronics, Vol. 47, No. 4, p.653, 2003
- [3] E. Budianu, M. Purica, E. Manea, and M. Kusko, "Poly-silicon thin layer photodetector structures," Semiconductor Conference, 2003. CAS 2003. International, Vol.1, p.151, 2003
- [4] P. Aleksandrova, "Computer simulation of photosensitive sensors based on polysilicon p/i and p/i/n structures," Electronics Technology: Meeting the Challenges of Electronics Technology Progress, 2004. 27th International Spring Seminar on