

Damascene 공정으로 제조한 $\text{Bi}_{3.25}\text{La}_{0.75}\text{Ti}_3\text{O}_{12}$ 박막 캐퍼시터 소자 특성

신상현¹, 김남훈², 이우선^{**}

조선대학교¹, 성균관대학교²

Properties of $\text{Bi}_{3.25}\text{La}_{0.75}\text{Ti}_3\text{O}_{12}$ Thin Film Capacitors Fabricated by Damascene Process

Sang-Hun Shin¹, Nam-Hoon Kim², Woo-Sun Lee^{**}
chosun Univ.¹, Sungkyunkwan Univ.²

Abstract : Ferroelectric thin films have attracted much attention for applications in nonvolatile ferroelectric random access memories(NVFeRAM) from the view points of high speed operation, low power consumption, and large scale integration[1,2]. Among the FRAM, BLT is of particular interest, as it is not only crystallized at relatively low processing temperature, but also shows highly fatigue resistance and large remanent polarization. Meanwhile, these submicron ferroelectric capacitors were fabricated by a damascene process using Chemical mechanical polishing (CMP). BLT capacitors were practicable by a damascene process using CMP. The P-E hysteresis were measured under an applied bias of ± 5 V by using an RT66A measurement system. The electric properties such as I-V were determined by using HP4155A analysers.

Key Words : FRAM, BLT, Damascene Process, CMP, SEM

Corresponding Author : wslee@chosun.ac.kr

1. 서 론

최근에 정보화 사회로서 급속한 변화는 각종 휴대 정보통신 기기 및 다양한 정보 기억 장치의 수요를 급성장 시켰으며, 소형화 및 저 전력화가 가능한 소자를 요구하게 되었다[1-2]. 이에 저장된 정보가 전원이 꺼져도 휘발되지 않는 FRAM(ferroelectric random access memories)은 고속동작이 가능하기 때문에 휴대 정보기기의 메인 메모리나 외부 기억장치를 대체할 유력한 후보로 주목되고 있다[3-5]. 이러한 FRAM 소자의 커패시터로 주로 연구되어지고 있는 물질은 강유전 특성을 가지고 있는 PZT, SBT, BLT 등의 유전물질이다[1-3]. 최근에는 분극 피로가 적고, 비교적 낮은 공정온도 (650°C)에서도 박막 형성이 가능하면 SBT 박막 보다 큰 잔류 분극 값을 가지는 BTO의 Bi^{3+} 이온을 La^{3+} 이온으로 치환하는 BLT ($\text{Bi}_{3.25}\text{La}_{0.75}\text{Ti}_3\text{O}_{12}$) 박막에 대한 연구가 진행되고 있다 [6-9]. 하지만, BLT 박막의 패터닝시에 플라즈마 식각의 어려움이 보고되었고, 본 연구팀은 damascene 공정을 통하여 BLT 캐퍼시터를 제조하는 방법을 제안하였다. 본 논문에서는 damascene 공정으로 제조한 BLT 박막 캐퍼시터 소자의 전기적 특성을 관찰하여 FRAM소자로서의 응용 가능성을 연구하였다.

2. 실 험

본 실험에서는 4-inch Pt/Ti/Si 웨이퍼 위에 모든 BLT를 증착시켰다. 기판은 $\text{H}_2\text{SO}_4:\text{H}_2\text{O}_2$ (1:4), $\text{D}_2\text{O}:\text{HF}$ (DHF;10:1), de-ionized water (DIW), 세척하였다. BLT 졸-겔은 $\text{Bi}_{3.25}\text{La}_{0.75}\text{Ti}_3\text{O}_{12}$ 의 조성을 가지고 있다. BLT 졸-겔을 위한 spin-coat는 3000rpm에서 15초 동안 도포하였

다. 증착된 BLT막은 200°C 의에서 5분 동안 건조하고 전기로에서 700°C 에서 20분 동안 열처리 하였다. 연마 패드는 Rodel 사의 IC-1400 패드를 사용하였다. 테이블 속도는 50rpm, 헤드 속도는 50rpm, 헤드 압력은 $100\text{gf}/\text{cm}^2$, 슬러리의 유속은 90ml/min으로 설정하여 30초 동안 연마를 진행하였다. 또한 패드 컨디셔닝(pad conditioning) 압력은 $2\text{kkg}/\text{cm}^2$ 으로 고정하였고, 연마 패드는 교체 없이 사용하였다.

표 1. CMP 공정조건.

CMP parameter	CMP process conditions
Wafer	SiO_2 patterning wafer ($0.4, 0.8\mu\text{m}$)
Pad	IC-1400 TM
Slurry	Silica slurry
Slurry flow rate	90 ml/min
Head speed	50 rpm
Down Force	100, 200, 300 gf/cm^2
Table speed	50 rpm
Polishing time	30 sec

슬러리의 에이징(aging) 현상을 방지하기 위하여 연마 전에 Sonic Tech사의 초음파 교반기로 충분히 교반시켜 주었다. CMP 공정 후 웨이퍼 세정은 3분 동안 $\text{NH}_4\text{OH}:\text{H}_2\text{O}_2:\text{H}_2\text{O}$ 을 1:2:7의 비율로 제조된 SC-1 용액에서 3분간, 1:10의 DHF 용액에서 2분, 마지막으로 초음파 세척기를 이용하여 4분 동안 세척하였다. 슬러리는 silica slurry를 사용하였다. 모든 연마 공정은 G&P Technology사의 POLI-450 장비로 진행하였다. 연마율을 계산할 때 측정에 따른 오차를 방지하기 위해 J.A. Woollam사의 M-2000V 엘립소미터(spectroscopic ellipsometer)를 이용하여 측정하

고, BLT박막 캐퍼시터의 표면 및 횡단면 형상을 SEM (Scanning electron microscope)을 이용하여 측정하였다. 또한 BLT박막 캐퍼시터 소자의 전기적 특성 등을 RT66A와 HP4155분석기를 사용하여 측정하였다.

3. 결 과

구체적인 실험 결과는 한국전기전자재료학회 2006년 추계학술대회 현장에서 공개하도록 하겠다.

참고 문헌

- [1] B.A. Tuttle, Mater. Res. Bull. 12, 40(1987)
- [2] J. F. Scott and C. A. Paz de Araujo, Science 246, 1400 (1989)
- [3] J. F. Scott and C. A. Paz de Araujo, Science 246, (1989)
- [4] 김병호, 윤희성, 정병식, 신동석, “MOD 법에 의한 강 유전성 $Sr_xBi_yTa_2O_{9+a}$ (SBT)박막의 제조 및 후열처리 효과에 관한 연구”, 전기전자재료학회 논문지, 11권, 3호, p. 229. 1998
- [5] Di Wu, Aidong Li, and Tao Zhu "Ferroelectric properties of $Bi_{3.25}La_{0.75}Ti_3O_{12}$ thin films prepared by chemical solution deposition", J. Appl. Phys., Vol. 88, p. 5941, 2001
- [6] K. Amanuma, T Hase, and Y, Miyasaka, "Preparation and Ferroelectric properties of $Sr_xBi_yTa_2O_{9+a}$ thin films: Appl. Phys. Lett., Vol. 66. P. 221, 1995
- [7] N. H. Kim, Y. J. Seo, P. J. Ko, W. S. Lee, "Polishing Mechanism of TEOS-CMP with High-temperature Slurry by Surface Analysis" Transactions on Electrical and Electronic Materials, Vol.6, No.4, August 2005.
- [8] 고필주, 박성우, 김남훈, 서용진, 이우선, “산화막 CMP 공정에서 슬러리 온도 변화에 따른 연마특성” Journal of Korean Institute of Electrical and Electronic Material Engineers, Vol. 18, No. 3, pp.219-225, 2005.
- [9] 이우선, 고필주, 이영식, 서용진, 흥광준, “실리카 슬러리의 에이징 효과 및 산화막 CMP 특성” Journal of Korean Institute of Electrical and Electronic Material Engineers, Vol. 17, No. 2, pp.138-143, 2004.