

## BLT 박막의 CMP 공정시 압력에 따른 Surface Morphology 및 Defects 특성

정판겸, 이우선\*  
 조선대학교 전기공학과

### Characteristics of Surface Morphology and Defects by Polishing Pressure in CMP of BLT Films

Pan-Gum Jung, Woo-Sun Lee\*  
 Department of Electrical Engineering, Chosun University

**Abstract** - PZT thin films, which are the representative ferroelectric materials in ferroelectric random access memory (FRAM), have some serious problem such as the imprint, retention and fatigue which ferroelectric properties are degraded by repetitive polarization. BLT thin film capacitors were fabricated by plasma etching, however, the plasma etching of BLT thin film was known to be very difficult. In our previous study, the ferroelectric materials such as PZT and BLT were patterned by chemical mechanical polishing (CMP) using damascene process to top electrode/ferroelectric material/bottom electrode. It is also possible to pattern the BLT thin film capacitors by CMP, however, the CMP damage was not considered in the experiments. The properties of BLT thin films were changed by the change of polishing pressure although the removal rate was directly proportional to the polishing pressure in CMP process.

의 표면 및 Defects와 CMP공정시 압력 변화에 따른 표면 및 Defects 특성을 알아보기 위해 SEM(scanning electron microscope)로 측정하였다.

〈표 1〉 CMP 공정 조건.

〈Table 1〉 Process conditions of CMP.

CMP parameter	CMP process conditions
Wafer	Blanket Wafer
Pad	IC-1400 <sup>TM</sup>
Slurry	Silica slurry pH(10.3)
Slurry flow rate	90 ml/min
Head speed	50 rpm
Down Force	50, 100, 200, 300 gf/㎡
Table speed	50 rpm
Polishing time	30 sec

#### 1. 서 론


최근 강유전체 박막은 비휘발성 강유전체 메모리 소자인 FRAM (ferroelectrics random access memory)으로의 적용 가능성에 기인하여 많은 주목을 받고 있다. 반도체 소자의 고밀도화, 극박막화, 고속화, 고집적화, 입체화 등의 고도 기술의 발전에 따라 강유전체도 각종 신기능을 가지고 전자 소자 개발의 관점에서 소자의 소형화, 집적화, 저전력화가 중요한 관점으로 대두되고 있다[1-2]. 강유전체 메모리 소자(FRAM)에 널리 사용되고 있었던 PZT계와 SBT박막 외에 최근 BLT박막이 등장하면서 많은 주목을 받아 왔다. BLT박막 소재는 PZT박막의 피로현상과 SBT박막의 낮은 잔류분극값, 높은 결정화 온도 등의 문제점을 동시에 해결할 수 있는 소재로 인식되어 많은 가능성을 받고 있다[3-7]. 비휘발성 메모리용 강유전체 박막의 형성 방법은 주로 물리적 증착방법인 RF magnetron sputtering, PLD 등과 화학적 증착 방법인 MOD, Sol-gel법, MOCVD등에 의해 이루어진다[8-15]. 이러한 다양한 박막 제조 기술 중에서, Sol-gel법은 양질의 박막을 값싸고, 쉽게 제작할 수 있을 뿐만 아니라, 많은 반도체 제작 기술에도 응용 되어지고 있다. 본 연구에서는 기존 플라즈마 식각 공정을 이용한 BLT 캐패시터의 제조를 대체하기 위한 화학적기계적연마(CMP, chemical mechanical planarization) 공정을 이용한 BLT 캐패시터 제작을 위하여 BLT 박막의 화학적기계적연마 공정시 압력을 변화하여 압력에 따른 CMP 전과 후의 surface morphology 및 defects 특성을 연구하였다.

#### 2. 실험


본 실험에서는 4-inch Pt/Ti/Si 웨이퍼 위에 BLT 박막을 증착시켰다. 기판은  $H_2SO_4:H_2O_2(1:4)$ ,  $D_2O:HF$  (DHF:10:1), De-ionized water (DIW), 세척 하였다. BLT 졸-겔은  $B_{3.25}La_{0.75}Ti_3O_{12}$  의 조성을 가지고 있다. BLT 졸-겔을 Spin-Coat에서 3000rpm에서 15초 동안 도포하였다. 증착된 BLT막은 200℃에서 5분 동안 hot plate위에서 건조 시켰다. 건조된 시편을 다시 퍼니스(furnace)에서 700℃로 10분 동안 열처리 하였다. 또한, 연마 패드는 Rodel사의 IC-1400 패드를 사용하였으며, 테이블의 회전속도는 50rpm 및 헤드의 회전속도는 50rpm으로 일정하게 설정하였고, 헤드압력은 50, 100, 200, 300gf/cm<sup>2</sup>로 달리 하였다. 슬러리의 유량은 90ml/min으로 설정하였고, 연마시간은 30초로 고정 시키고, 헤드압력을 달리하여 연마를 진행 하였다. 또한 패드 컨디션닝(pad conditioning) 압력은 2kgf/cm<sup>2</sup>로 고정하였고, 연마 패드는 교체 없이 사용하였다. 슬러리의 에이징(aging) 현상을 방지하기 위하여 연마 전에 Sonic Tech사의 초음파 교반기로 충분히 교반시켜 주었다. CMP 공정 후 웨이퍼 세정은 2분동안  $NH_4OH:H_2O_2:H_2O$ 를 1:2:7의 비율로 제조된 SC-1 용액에서 2분간, 1:10의 DHF 용액에서 5초, 마지막으로 초음파 세척기를 이용하여 3분 동안 세척하였다. 슬러리 조성은 silica PH(10.3)로 조성 하였다. 모든 연마 공정은 G&P Technology사의 POLI-450 장비로 진행 하였다. 화학적기계적연마 전

#### 3. 결과 및 고찰

그림 1은 Pt/Ti/Si 기판 위에 증착시킨 후 700℃에서 10분 동안 열처리한 BLT박막의 표면을 SEM(scanning electron microscope)을 이용하여 관찰한 형상이다. 연마 전의 BLT박막의 표면은 비교적 흠이나 결점이 없는 미세한 그레인(grain)으로 구성됨을 알 수 있다.



〈그림 1〉 BLT 박막의 CMP 전 SEM 영상.  
 〈Fig. 1〉 SEM images of BLT films before CMP.



〈그림 2〉 BLT 박막의 CMP 후 SEM.  
 〈Fig. 1〉 SEM images of BLT films after CMP.

\*. Corresponding Author : wslee@chosun.ac.kr

그림 2는 CMP 공정변수를 동일하게 하고 압력을 50, 100, 200, 300gf/㎕로 변화시켜 연마하였다. 각 표면형상 중 300 gf/㎕압력에서 SEM(scanning electron microscope)의 표면형상을 나타내었다. 압력이 증가 할수록 BLT박막의 표면에 미세한 스크래치가 발생하는 것을 알 수 있다. 이는 BLT 박막이 압력에 영향을 많이 받고 공정 중 압력이 중요한 요인임을 알 수 있다. 구체적인 결과에 대해서는 대한전기학회 2006년 추계학술대회에서 공개하고자 한다.

### 3. 결 론

본 논문은 Sol-gel법을 이용하여 Pt/Ti/Si 기판 위에 스페인코팅 하여 BLT 박막을 제조 하였다. 증착 후 Silica slurry를 사용하여 동일한 공정변수(Hcad speed 50rpm, Table speed 50rpm, Polishing time 30sec)를 적용하고 헤드압력만 50, 100, 200, 300gf/㎕로 변화시켜 연마하였다. 하지만, 압력이 300gf/㎕로 연마 하였을 때에는 표면에 미세한 스크래치가 발생하는 것을 알 수 있었다. 이는 BLT 박막이 CMP에서 압력에 큰 영향을 받는 것을 알 수 있다. 향후 BLT의 강유전체 메모리 소자(FRAM)적용에 있어서 CMP 공정이 Surface Morphology 및 Defects 특성에 좋지 않은 영향을 줄 수 있다. 기존의 실험에서 압력이 증가하면 연마율이 증가하는 것을 알 수 있었다. 향후 실험에서는 CMP 공정에서의 최적의 공정조건(연마율, 비균일도, 표면특성)과 BLT 캐패시터의 우수 한 전기적 특성을 위한 연구가 진행되어야 할 것이다. 구체적인 결과에 대해서는 대한전기학회 2006년 추계학술대회에서 공개하고자 한다.

### [참 고 문 헌]

- [1] J.F Scott and C. A. Paz de Araujo, "Ferro-electric memories", Scienc e. Vol. 246, No. 4936, p. 1400. 1989
- [2] C. A. Araujo, L. D. McMillan, B. M. McInnick, J. D. Cuchjaro and J. F. Scott, Ferroelectrics 104, 241(1990)
- [3] Di Wu, Aidong Li, and Tao Zhu "Ferroelectric properties of  $B_{3.25}La_{0.75}Ti_3O_{12}$  thin films prepared by chemical solution depositions", J. Appl. Phys., Vol. 88, p. 5941, 2001
- [4] K. Amanuma, T. Hase, and Y. Miyasaka, "Preparation and ferroelectric properties of  $SrB_2Ti_2O_9$  thin films", Appl. Phys. Lett., Vol. 66, p. 221, 1995
- [5] 이재형, 문병무, 고중현, 구상모, "PLD 기법에 의한 강유전체 SBT/YBCO/LaAlO<sub>3</sub> 헤테로 박막의 제작 및 특성", 전기전자재료학회논문지, 12 권, 2호, p. 165, 1999
- [6] B. H. Park, S. J. Hyun, C. R. Moon, B. D. Choe, J. Lee, C. Y. Kim, W. Jo, and T. W. Noh, "Imprint failures and asymmetric electrical properties induced by thermal processes in epitaxial  $B_{3.25}Ti_3O_{12}$  thin films", J. Appl. Phys., Vol. 84, p. 4428, 1998
- [7] 김태훈, 김병호, 송석표, "MOD 법으로 제조한 강유전성 SBT 박막에서 하부전극이 유전 및 전기적 특성에 미치는 영향", 전기전자재료학회 논문지, 13권, 8호, p. 694, 2000.
- [8] S. E. Yun, S. G. Lee, S. M. Pank, Y. H. Lee, "Structural properties of PZT multilayer thick films of improved densification" Proceeding of the 37th the KIEE Summer Annual Conference, Vol. pp 1705-17061 (2006)
- [9] D. Wu, A. Li, H. Ling, T. Yu, Z. Liu and N. Ming, J. Appl. Phys. 87, , 1975 (2000)
- [10] M. Node, H. Sugiyama and M. Okuyama, Jpn. Phys. 38, 5432(1999)
- [11] N. H. Kim, Y. J. Seo, P. J. Ko, W. S. Lee, "Polishing Mechanism of TEOS- CMP with High-temperature Slurry by Surface Analysis" Transactions on Electrical and Electronic Materials, Vol. 6, No. 4, August 2005.
- [12] S. H. Shin, P. J. Ko, N. H. Kim, W. S. Lee, "A Study on CMP Mechanism of  $B_{3.25}La_{0.75}Ti_3O_{12}$  (BLT) Thin Films" Proceeding of the 37th the KIEE Summer Annual Conference, Vol. pp 1450-1451 (2006)
- [13] S. H. Shin, P. J. Ko, N. H. Kim, W. S. Lee, "CMP Characteristics of BLT Thin Films for FRAM Applications" Proceeding of 2006 Spring Symposium of KIEE, Vol. pp 29-30 (2006)
- [14] Y. Nakao, T. Nakamura, A. Kamisawa and H. Takasu, Integrated Ferroelectrics. 16. 23(1995)
- [15] Nam-Hoon Kim), Pil-Ju Ko, Gwon-Woo Choi, Yong-Jin Seo, "Chemical Mechanical Polishing (CMP) Mechanisms of Thermal SiO<sub>2</sub> Film after High-Temperature Pad Conditioning" Thin Solid Films , Vol. 1, pp 166-169 (2006)