

# 단일클럭 기반의 무선랜을 위한 Puncturing과 Interleaver 설계에 관한 연구

김태기, 김민수, 정차근  
호서대학교 전기정보통신공학부

## A study on Puncturing and Interleaver Design for Wireless LAN base on Single Clock

Tae-Ghi Kim, Min-Su Kil, Cha-Keun Cheong  
Information Control Engineering  
Hoseo University

### 요약

5GHz를 사용하고 최소6Mbps에서 최대 54Mbps까지 지원하는 IEEE 802.11a 무선 랜 에서는 데이터의 전송중에 발생하는 랜덤오류 및 연접오류의 정정을 위해서 길쌈부호기와 인터리버를 규정하고 있다. 길쌈부호기에서 다양하고 높은 데이터 전송율을 확보하기 위해서 변조방식과 전송율에 따라 높은 부호율을 얻기 위해 여러 개의 평쳐링 기법을 사용해서 2/3와 3/4과 같은 높은 부호율이 얻어지도록 하고 있다. 평쳐링을 거친 데이터는 Coding rate만큼의 비율로 데이터가 많아지고 이 데이터를 처리하기 위해서 가변클럭을 사용해야 한다. 가변클럭의 사용은 동기화 및 back-end 작업 시 여러 가지 문제를 발생시킨다. 본 논문에서 평쳐링의 출력 비트를 바꾸고 인터리버에서 사용되는 메모리를 8x1의 메모리로 세분화 함으로써 Code rate에 상관없이 하나의 클럭으로 데이터의 병목현상을 처리 할 수 있다.

### I. 서 론

무선LAN은 기7존 유선LAN에 비해서 데이터 전송률은 떨어지지만, 이동성 및 휴대성, 간편성 등의 이점을 가질 수 있기 때문에 응용분야가 확장되고 있다. 사무실 구조변경시의 수고를 대폭 줄일 수 있는 등, 편리성이 높은 무선LAN, 도입을 검토하는 기업도 증가하고 있다. 지금까지 주류였던 IEEE802.11b 규격에 이어, 1999년 9월 6~54Mbps의 전송속도를 제공하는 OFDM 방식의 IEEE802.11a 무선LAN 표준안으로 확정되었다. IEEE802.11a는 무선주파수로 미국, 유럽, 일본 등에서 대역 무선 전송을 위하여 허가 없이 사용할 수 있는 대역으로 확정된 5GHz대를 사용하는 무선LAN 규격이다. 동시에 표준화하였던 2.4GHz대를 사용하는 IEEE802.11b의 최대 11Mbps에 비해 약 5배의 전송속도를 얻을 수 있다.[2][3] 고속 무선 LAN의 표준안으로 IEEE 802.11a가 확정되고 이 표준안에 따르는 고속 무선 LAN을 사용하여 공중망과 연동하여 광대역 무선 서비스를 제공하는 계획이 발표됨에 따라 많은 국제 표

준화 기구와 국내·내외 기업 및 연구소에서 이에 대한 연구 및 개발이 활발히 수행되었다.[2]

IEEE 802.11a에서는 높은 부호율을 지원하기 위해서 1/2, 2/3, 3/4의 Code rate를 지원하며, 부호율을 만족시키기 위해 평쳐링이 사용된다. 평쳐링후에는 데이터가 많아지는데 이 데이터를 처리하기 위해서 가변클럭을 사용한다. 본 논문에서는 평쳐링 블록을 단일클럭으로 설계 할 수 있는 방법을 제안하고 그에 따른 인터리버의 설계방법을 제안한다. 본 논문의 II장에서는 IEEE 802.11a에서 정의 하고 있는 평쳐링과 인터리버의 기본 구조를 설명하고 III장에서는 제안되는 평쳐링과 인터리버의 설계방법을 기술하였다. 마지막으로 IV장과 V장에서는 실험결과와 결론으로 구성되었다.

### II. IEEE 802.11a Puncturing 과 Interleaver 구조

#### 2.1 Puncturing에 의한 가변 부호율의 확보

IEEE 802.11a 무선 랜은 길쌈부호기와 BPSK, QPSK, 16-QAM, 64-QAM과 같은 변조기를 사용해서, 각각 6Mbps, 12Mbps, 24Mbps, 54Mbps의 데이터 전송률을 갖도록 하고 있다. 또한 보다 다양하고 높은 데이터 전송률을 확보하기 위해 각 변조방식과 전송률에 따라 높은 부호율을 얻기 위해 여러 개의 평쳐링 기법을 사용해서 2/3와 3/4와 같은 높은 부호율이 얻어지고 있다. 부호기와 복호기를 사용하는 것보다 평쳐링에의 과정으로 부호율을 변화시키는 것이 일반적인 개념이다. 평쳐링 기법은 그림 1에서 보는 것과 같이 송신단에서 부호화된 출력 1비트열에서 일정한 비트 간격마다 1비트씩을 생략하고 전송함으로써 전송되는 비트수를 줄이고 부호율을 높이는 것을 말하면 수신단에서 생략된 위치에 zero 값을 할당하여 복호함으로써 하나의 부호화기와 복호기만을 사용하여 여러 부호율을 생성할 수 있으므로 시스템의 복잡도를 줄일 수 있다. [4] IEEE 802.11a의 길쌈부호기에도 1/2의 기본 부호율로부터 전송율에 따라 2/3, 3/4의 높은 부호율을 얻기 위해 평쳐링 기법을 사용하고 전송율에 따른 부호율을 표 1에 나타내었다.

표 1. 전송율에 따른 변조 방법 및 부호율

전송속도 (Mbps)	Modulation	Coding Rate
6	BPSK	1/2
9	BPSK	3/4
12	QPSK	1/2
18	QPSK	3/4
24	16-QAM	1/2
36	16-QAM	3/4
48	64-QAM	2/3
54	64-QAM	3/4


**Punctured Coding(r=2/3)**

그림1. 부호율 2/3와 3/4을 생성하기 위한 평쳐링 과정

그림1에서 보는 것과 같이 평쳐링 과정을 거친 데이터는 입력된 데이터보다 Code rate 만큼의 비율로 데이터의 수가 늘어나게 된다. 이렇게 늘어난 데이터를 출력시켜 인터리버에 Bitstream으로 입력하기 위해서는 평쳐링의 출력에서 Code rate 만큼의 더 빠른 클럭이 사용되어져야 한다. 예를 들어 r=2/3인 평쳐링 블록의 입력 클럭을 60M라 했을 때 출력 될 때의 클럭은 90M를 사용해야만 데이터의 병목현상 없이 Bitstream으로 빠져 나갈 수 있다. 더욱이 표 1에 나와 있는 전송속도를 모두 만족시키기 위해서는 회로설계시 사용되는 메인클럭을 비롯해서 상당히 많은 클럭을 필요로 한다.

**2.2 IEEE 802.11a Interleaver 구조**

IEEE 802.11a에서 두 단계의 인터리빙을 정의하고 있다. 즉, 블록의 크기를 하나의 OFDM 심볼에 실리는 부호화된 비트 수 N<sub>CBPS</sub>로 하기 때문에 인터리버의 크기는 전송율에 따라 48비트에서 최대 288비트까지 가변되도록 하고 있다. 인터리버의 첫 단계는 인접한 비트가 서로 인접하기 않은 부반송파에 실리도록 하기 위한 과정이고, 두 번째 단계는 데이터 심볼 매핑의 constellation 상에서 비트 위치를 바꾸어 주기 위한 과정이다.


먼저 인터리빙의 첫 번째 단계는 부반송파에 실리는 비트를 최대한 서로 떨어져 위치하게 하는 것으로 다음식을 사용해서 수행한다. [1]

$$i = (N_{CBPS}/16)(k \bmod 16) + (\lfloor k/16 \rfloor) \quad (1)$$

여기에서 k=0, 1, 2, ..., N<sub>CBPS</sub>-1는 인터리빙 되기 전의 비트열의 순서이고, i는 인터리빙 후의 비트역의 순서를 나타낸다.

다음으로 constellation 상에서 인접한 비트의 위치를 바꾸어주는 인터리빙으로 다음 식을 사용해서 수행한다. [1]

$$j = s \times \lfloor k/16 \rfloor + (i + N_{CBPS} - \lfloor k/16 \rfloor) \bmod s \quad (2)$$

**Punctured Coding(r=3/4)**

여기서  $j$ 는 최종적인 비트열의 순서를  $s = \max(N_{CBPS}/2, 1)$  및  $N_{CBPS}$ 는 하나의 부반송파에 실리는 비트수를 나타낸다. 따라서 전송율이 6, 9, 12, 18Mbps인 경우는  $N_{BPSC}$ 가 1 또는 2이므로  $s=1$ 이 되어 두 번째 단계의 인터리빙 수행 효과는 없고, 16-QAM 및 64-QAM 변조방식의 경우에만 두 번째 단계의 인터리빙 수행의 효과가 나타난다.




그림 2. 16-QAM Interleaving

### III. 제안된 Puncturing 및 Interleaver 구조

#### 3.1 Puncturing

2.1절에서 이야기 했듯이 평쳐링후에 많아진 데이터를 병목현상 없이 처리하기 위해서 가변클럭을 사용하면 메인클럭을 비롯해서 Code rate의 종류에 따라서 클럭의 개수가 많아지게 된다. 그림 1에서 보면 알 수 있듯이 길쌈부호기를 지난 데이터가운데에 평쳐링되는 데이터는 일정한 규칙이 있으며 출력되는 데이터 또한 일련의 순서를 가지고 있다. 따라서 평쳐링되어 나오는 출력을 Bitstream이 아닌 2비트로 출력함으로써 가변클럭을 사용하지 않아도 모든 rate를 병목현상 없이 평쳐링 블록으로 입력된 클럭하나로 처리할수 있다. 그림3은 제안된 Puncturing의 블록도이다.




그림3. 2비트 입력의 평쳐링 블록도

#### 3.2 Interleaver

IEEE 802.11a에서 사용되는 블록 인터리빙은 메모리(RAM)을 사용하여 간단히 구현 할 수 있다. 표2에서 볼 수 있듯이 각 전송속도에 따라 인터리버의 사이즈가 다르지만 일반적으로 가장 큰  $18 \times 16$  메모리 사이즈를 기준으로 하여 인터리버를 설계한다.

전송속도	변조방식	$N_{BPSC}$	$N_{CBPS}$	인터리버사이즈(비트)
6, 9	BPSK	1	48	$3 \times 16$
12, 18	QPSK	2	96	$6 \times 16$
24, 36	16-QAM	4	192	$12 \times 16$
48, 54	64-QAM	6	288	$18 \times 16$

표 2. 정보 전송율에 따른 인터리버의 크기

하지만 그림3에서 나와 있듯이 평쳐링을 거쳐 나온 2비트의 데이터를 인터리빙 하기 위해서는  $18 \times 16$  크기를 갖는 하나의 인터리버에는 2비트 데이터를 한 클럭에 입력 할 수 없다. 따라서 2비트의 입력을 한 클럭에 인터리빙하기 위해서 인터리버의 메모리를  $8 \times 1$ 의 작은 메모리로 나누어서 설계하였고  $18 \times 16$ 의 메모리크기를 만족하기 위해서 36개를 만들었다. 이렇게 만들어진 메모리를 18개씩 묶어서 홀수비트와 짝수비트를 처리 할 수 있는 메모리로 분리하여 2비트의 입력을 각각 한 비트씩 쪼개서 처리함으로써 평쳐링에서 출력된 데이터를 한클럭에 처리할수 있게 된다. 그림 4는 제안된 메모리의 구조다.






그림4. 변경된 메모리의 구조

#### IV. 실험 결과

시뮬레이션 결과 Code rate 3/4에서 그림 5와 같은 과정을 볼 수 있었고 모든 Code rate에서 가변클럭을 사용했을 때와 단일클럭을 사용했을 때 동일한 수신 데이터를 볼 수 있었다.



• Code rate 3/4 puncturing Simulation



• Code rate 3/4 Interleaver Simulation

그림5. Code rate=3/4에 따른 puncturing 과  
Interleaver의 시뮬레이션 결과

## V. 결 론

5GHz를 사용하고 6Mbps에서 최대 54Mbps까지의 통신속도를 지원하는 IEEE 802.11a 무선 랜을 위한 평쳐링과 인터리버의 설계에 대해서 논하였다. 평쳐링을 통하여 2/3과 3/4의 높은 부호화율을 지원하고 인터리버를 통해서 연립오류에 대한 정정능력을 향상 시킨다.

평쳐링 과정에 있어서 부호화율을 만족시키기 위해서 가변클럭을 사용함으로써 메인클럭 및 분주된 많은 클럭이 생성되고 그에 따른 클럭의 동기화와 Back-end 작업에서 생기는 클럭에 대한 문제, Chip으로 나왔을 때의 발열 등 여러 가지 문제점을 가지고 있다.

이러한 문제를 해결하기 위해서 평쳐링의 출력을 2비트로 바꾸어 부호화율에 상관없이 단일 클럭으로 처리하였다. 2비트 입력을 위해서 인터리버의 메모리 구조를 8x1로 세분화하고 짹수 비트와 홀수 비트를 처리하는 메모리를 나누어 구성하였다. 위와 같이 구조를 변경한 결과 Apollo 및 Astro를 이용한 Back-end 작업에서 생기는 클럭에 대한 문제를 해결 할 수 있었다.

## 참 고 문 헌

- [1] IEEE Std., "Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications High-speed Physical Layer in the 5 GHz

Band, 1999

- [2] 김재석, 조용수, 조중희 공저, "이동통신용 모뎀의 VLSI 설계 -CDMA/OFDM/MC\_CDMA 모뎀", 대영사, 2001.
- [3] 정지은, 고속 무선LAN, TTA저널 제83호, 2002.
- [4] 변남현, "IEEE 802.11a 무선 랜 설계 및 검증에 관한 연구", 호서대학교, 2004.