

넓은 영전압 스위칭 범위를 갖는 대화면 PDP용 유지 전원단을 위한 고효율 전력 변환 회로

박경화, 이우진, 윤명중, 문건우

KAIST

A High Efficiency Power Conversion Circuit with Wide ZVS Range for Sustaining Power Module of Large Size PDP

K.H. Park, W.J. Lee, M.J. Youn, G.W. Moon

KAIST

ABSTRACT

Recently, due to the launching of digital broadcasting service, a demand of PDP TV with large screen size is sharply rising. PDP power module is mainly divided into power factor correction (PFC) stage and sustaining power stage. Especially, sustaining power module has pulsating load characteristics. So, the hard switching at light load condition causes low efficiency and thermal problem. Therefore, a new power conversion circuit for sustaining power module of 60" PDP is proposed whose ZVS is obtained by additional ZVS tank.

This paper presents properties of the proposed converter through mode analysis, numerical analysis. And a 900W prototype for sustaining power module of 60" PDP is produced to verify the analytic results. As an experimental results, ZVS is achieved from full load to 10% load variation and more than 92% of high efficiency is obtained at 10% load condition.




그림 1 60 "PDP 파워모듈의 구조
Fig. 1 Structure of the 60" PDP power modules

PDP TV는 큰 화면사이즈와 얇은 두께, 그리고 넓은 시야각 등의 이점을 가지고 있기 때문에 평판디스플레이 패널 시장에서 각광을 받고 있다. 현재에는 42" PDP가 주류를 이루고 있지만 최근 백화점이나 공연장 등의 공공장소에서 많이 이용됨에 따라 큰 화면사이즈의 PDP의 수요가 증가할 것이다. 그리고 부품수의 감소와 공정 과정의 간소화에 따른 가격 하락이 이러한 추세를 더욱 가속화 시킬 것이라고 예상된다.

이러한 PDP는 그림 1과 같은 구조를 가지고 있다. 그 중, PDP 유지전원단의 경우 높은 전력을 소비하며 낮은 Profile과 높은 효율을 가져야 한다는 제약이 있다. 더군다나 화면의 계조를 표현하기 위해, ADS (Address

Display-period Separation) 방식을 채택하는 PDP의 경우 Sustaining 구간 동안에서만 많은 전류를 공급하기 때문에 유지전원단의 출력 측에서 보면 Full 부하 상태와 Light 부하 상태가 반복되는 Pulsating 부하조건을 가지게 됨을 알 수 있다. 그럼 2에 유지전원단의 출력 전류를 나타내었는데 이 그림을 통해 알 수 있듯이 전류가 Pulsating 하기 때문에 전류가 많이 흐르는 동안에는 스위치의 ZVS가 부하전류에 의해 잘 이루어지지만 전류가 작은 상태에서는 ZVS가 잘 이루어지지 않게 된다.




그림 2 유지전원단의 출력전류 파형
Fig. 2 The waveform of output current

기존의 60인치용 PDP 유지전원단으로 개발된 회로는 이러한 문제를 해결하기 위해서 그림 3과 같이 Voltage Doubler를 사용한 Phase Shift Full Bridge 컨버터를 사용한다.




그림 3 기존의 PSFB with voltage doubler 회로
Fig. 3 The conventional PSFB with voltage doubler

이 회로의 경우 출력측의 인덕터가 제거된 형태로 매우 간단한 구조를 보이고 2차측 Rectifier의 전압 ringing 현상이 발생하지 않는 장점을 가진다. 그렇지만 자화전류로서 스위치의 ZVS를 보장하려고 했기 때문에, 큰 자화전류를 가져야 하고 이로 인한 도통손실 때문에 Light 부하에서는 ZVS를 만족시킬 수 없게 된다. Pulsating 하는 부하특성을 갖는 PDP의 경우 이러한 하드 스위칭은 시스템의 효율을 낮게 하고 높은 열을 유발한다.

따라서 본 논문에서는 2차측 다이오드의 전압 ringing이 없으면서 Light 부하에도 ZVS가 보장되는 60" PDP 유지전원단을 제안한다. 그림 4의 제안된 회로는 ZVS를

위한 부가적인 회로를 추가함으로써 Light 부하시에도 ZVS가 보장되도록 하였다.

2. 동작원리




그림 4 제안된 회로의 회로도

Fig. 4 The circuit diagram of Proposed Converter

2.1 여러 가지 구동 신호

제안된 회로의 경우 스위치의 구동방법에 따라서 ZVS tank의 전류파형이 달라진다. 따라서 2가지 구동 방법을 제안하는데 각각의 방법과 ZVS tank의 전압과 전류 파형을 그림 5에 나타내었다. method 1은 스위치 Q_{A1}과 Q_{M2}에 1-D의 duty를 Q_{A2}와 Q_{M1}에 D의 duty를 인가시킨다. Method 2는 Method 1의 각각의 하프브리지 단의 구동신호가 180°의 위상차를 가지고도록 함으로써 얻어진다. 그리고 L_{ZVS}의 Volt-Sec. Balance를 맞춰주기 위해 부가적인 커패시터 C_{ZVS}가 사용되었다. 스위치가 꺼질 때 Build-up 되는 전류에 의해 스위치의 ZVS가 이루어지게 된다.




그림 5 제안된 회로를 위한 구동신호들

Fig. 5 The gate signals for Proposed converter

2.2 모드해석

제안된 컨버터는 6개의 모드로 동작하며, 그림 6에 주요파형을, 그림 7에는 각 모드별 전류도통경로를 도시하였다. method 1과 2의 파형은 비슷하므로 method 1에 대해서만 해석하였다.

Mode 1 ($t_0 \sim t_1$) : mode 1은 2차측 다이오드의 commutation이 끝난 후부터 시작된다. 스위치 Q_{M1}과 Q_{A2}가 켜져 있으므로 ZVS tank에 $-V_{in}$ 의 전압이 걸리므로 tank 전류가 감소하고 L_{lk1}, C₁, C₂ 그리고 L_{lk2}, C₂, C₃ 가 각각 공진하여 그림 6에서와 같이 전류가 곡선형으로 증가한다.

Mode 2 ($t_1 \sim t_2$) : mode 2는 스위치 Q_{M1}과 Q_{A2}가 꺼지는 순간 시작되는데 이때 ZVS tank와 L_{lk1}, L_{lk2}의 에너지가 스위치의 output 커패시터를 충전, 방전시킨다. 따라서 Q_{A1}과 Q_{M2}의 전압은 V_{in} 에서 0으로 증가하고 Q_{M1}과 Q_{A2}의 전압은 V_{in} 에서 0으로 감소한다. 커패시터의 충전, 방전이 완료되면 mode 3이 시작된다.

Mode 3 ($t_2 \sim t_3$) : 스위치 output 커패시터의 충전, 방전이 완료되었으므로 전류는 스위치 Q_{A1}과 Q_{M2}를 통해서 흐르게 된다. 따라서 L_{lk1}, L_{lk2}의 전류가 급격하게 감소하다가 L_{lk}의 전류가 자화전류와 만나게 되면 2차측 다이오

드의 commutation이 시작되므로 D₁, D₄의 전압은 V_0 에서 0으로 떨어지게 되고 D₂, D₃의 전압은 0에서 V_0 로 상승하게 된다.




그림 6 제안된 회로의 모드별 주요 파형

Fig. 6 Key waveform of the converter according to modes




그림 7 제안된 회로의 각 모드별 전류 도통 경로

Fig. 7 The current path of the proposed converter

모드 4부터 모드6의 과정은 모드 1에서 모드3까지의 과정이 대칭적으로 일어나며 모드 6이 완료되면 모드 1에서 모드 6의 과정을 반복하게 된다.

2.3 입출력 관계식

그림 8에 제안된 컨버터의 게이트 신호와 출력전류 파형을 각각 나타내었다. 출력 단으로 넘어오는 다이오드 전류의 평균값은 평균 출력 전류값과 같다는 알고리즘을 이용하여 입출력 관계식을 구해보면 식 (1)이 얻어지게 된다.

$$V_o = \frac{\frac{1}{n}(D)^2(1-D)^2}{\frac{1}{n^2} \frac{L_{lk}}{R_o T_s} ((D)^2 + (1-D)^2) + \left(1 + \frac{L_{lk}}{L_m}\right)(D)^2(1-D)^2} \quad (1)$$

그리고 이러한 입출력관계식을 이용하여 표 1에 나타난 조건들을 대입하면 그림 9의 그래프를 얻을 수 있게 된다. 이 그래프로부터 제안된 컨버터는 Full 부하 조건에서 duty 0.3정도를 가지고 10% 부하에서는 0.1정도의

duty를 가지게 됨을 알 수 있다. 이러한 결과는 실험과 시뮬레이션 결과를 통해서 확인할 수 있었다.

2.4 ZVS Conditions

Method 1의 경우 하나의 스위치가 꺼질 때 하나의 ZVS tank와 2개의 누설 인덕터에 저장된 에너지에 의해 4개의 스위치 output 커패시터가 충전, 방전되게 된다. 따라서 Method 1의 경우에는 식 (2)와 같은 ZVS 조건식이 얻어지게 된다.

$$2 \cdot \frac{1}{2} \cdot L_{lk} \{i_{lk}(t_1)\}^2 + \frac{1}{2} \cdot L_{ZVS,1} \{i_{ZVS}(t_1)\}^2 \geq 4 \cdot \frac{1}{2} \cdot C_{oss} (V_{in})^2 \quad (2)$$




그림 8 제안된 회로의 각 모드별 전류 도통 경로
Fig. 8 The current path of the proposed converter

표 1 입출력관계 그래프를 위한 소자 값

Table 1 Conditions of the devices for the DC conversion

Specifications	Values	Specifications	Values
Input voltage : V_{in}	395V	Switching Frequency	68kHz
Output Voltage : V_o	205V	Leakage Inductance	25uH
Turn Ratio : n	28/16	Magnetizing Inductance	2mH




그림 9 부하에 따른 컨버터의 duty
Fig. 9 The duty ratio according to the load variation

Method 2의 경우에는 하나의 스위치가 꺼질 때 하나의 ZVS tank와 하나의 누설 인덕터에 저장된 에너지에 의해 2개의 스위치 output 커패시터가 충전, 방전되게 된다. 따라서 Method 2의 경우에는 식 (3)와 같은 ZVS 조건식이 얻어지게 된다.

$$\frac{1}{2} \cdot L_{lk} i_{lk}(t_1)^2 + \frac{1}{2} \cdot L_{ZVS,2} i_{ZVS}(t_1)^2 \geq 2 \cdot \frac{1}{2} \cdot C_{oss} V_{in}^2 \quad (3)$$

식 (2)와 (3)에서 각각

$$\{i_{lk}(t_1)\}^2 = |i_{lk}(t_1)|^2 = \left(\frac{i_D}{n} + \frac{\Delta i_{lm}}{2} \right)^2,$$

$$\{i_{ZVS}(t_1)\}^2 = |i_{ZVS}(t_1)|^2 = \left(\frac{\Delta i_{ZVS}}{2} \right)^2$$

이 되고 t_1 은 각 스위치가 꺼지는 순간이다.

2.5 Current Variation of ZVS Tank Current

Method 1과 2에 대해서 ZVS tank에 흐르는 전류의 Peak 값을 구해보면 식 (4)와 (5)를 얻을 수 있다. 따라서 이 식들을 통해 10% 부하에서까지 ZVS가 이루어지

도록 L_{ZVS} 값을 설계할 수 있다. 이와 같은 방법으로 계산한 L_{ZVS} 의 값으로 duty에 대한 전류 그래프를 그려보면 그림 10을 얻을 수 있는데 Light 부하에서는 ZVS에 필요한 전류 값이 비슷하나 Full 부하로 갈수록 method 2의 전류가 작아지므로 도통 손실이 감소하여 더 좋은 효율을 얻을 수 있으리라 예상된다.

$$i_{ZVS,peak1} = \frac{\Delta i_{ZVS,1}}{2} = \frac{D(1-D)}{L_{ZVS,1}} T_s V_{in} \quad (4)$$

$$i_{ZVS,peak2} = \frac{\Delta i_{ZVS,2}}{2} = \frac{D(1-2D)}{L_{ZVS,2}} T_s V_{in} \quad (5)$$




그림 10 duty에 따른 ZVS tank 전류의 Peak 값
Fig. 10 Current peak of ZVS tank according to the duty

3. 실험결과

표 2와 3에 각각 실험을 위한 조건과 실험에 사용된 소자들의 사양을 나타내었다. 동작 주파수는 68 kHz이고 900W급으로 제작되었다.

표 2 60" PDP 유지전원단의 사양

Table 2 The specifications for 60" sustaining power module

Conditions	Value
Switching Frequency : f_s	68kHz
Input Voltage : V_{in}	395V
Output Voltage : V_o	200~220V
Nom. Output Voltage : $V_{o,Nom}$	205V
Output Current : I_o	4.4A
Max. Output Power : $P_{o,Max}$	968W
Nom. Output Power : $P_{o,Nom}$	902W

표 3 60" PDP 유지전원단에 사용된 소자 값

Table 3 The devices used in 60" sustaining power module

Devices	Parts
$Q_{A1}, Q_{M1}, Q_{A2}, Q_{M2}$	FQA24N60(600V, 24A, $R_{ds(on)}=0.24\Omega$)
D_1, D_2, D_3, D_4	STTH3003CW(300V, 30A)
Transformer Core	EER4950
Primary	0.2φ, 30Strings, 2EA, 28Turns
Secondary	0.2φ, 34Strings, 3EA, 16Turns
Capacitor: C_{r1}, C_{r2}	630V, 1uF
Capacitor: C_1, C_2	630V, 2.2uF
ZVS Tank Inductor Core	EER2828
Method 1 C_{ZVS}	630V, 2.2uF, 2EA in Series
Method 2 C_{ZVS}	630V, 2.2uF, 1EA
Method 1 L_{ZVS}	730uH
Method 2 L_{ZVS}	288uH

그림 11은 부하에 따른 ZVS tank의 전압과 전류를 나타낸 것이다. Method 1의 경우 Full 부하 상태에서 전류의 최대값이 2A정도이지만 Method 2의 경우는 1A정도이므로 Method 2의 경우가 1의 경우에 비해 도통 손실이 더 작으리라는 것을 예상할 수 있다. 부하가 작은 경우에 대해서는 비슷한 전류의 최대값을 가짐을 확인할 수 있다.




그림 11 부하에 따른 ZVS tank의 전압과 전류
Fig. 11 The current and voltage of ZVS tank

그림 12는 Half-Bridge converter에서 ZVS가 가장 잘 이루어지지 않는 주 스위치의 10% 부하 상태에서의 ZVS 과정을 나타낸 그림이다. ZVS tank가 없을 때에는 Hard Switching을 하지만, ZVS tank가 추가된 경우에는 모든 Method에 대해서 ZVS가 이루어짐을 알 수 있다. 따라서 제안된 60“용 PDP 유지전원단 회로는 10% 부하에서 Full 부하까지 넓은 ZVS 영역을 가지므로 Pulsating 하는 PDP의 부하 특성 하에서도 높은 효율을 보일 것이고 Hard Switching에 의한 열 문제를 최소화 할 수 있다.




그림 12 QM1의 ZVS 과정
Fig. 12 The ZVS waveform of main switch QM1

그림 13에 제안된 컨버터의 Method 1과 2에 대해서 효율을 측정한 그래프를 나타내었다. 예상대로 Method 2의 도통 손실이 더 작기 때문에 Method 1에 비해 더 높은 효율을 얻을 수 있음을 알 수 있다.




그림 13 Method 1과 2의 효율 비교
Fig. 13 The comparison of efficiency for method 1,2

기존의 PSFB with Voltage doubler rectifier와 ZVS tank가 달려있지 않은 제안된 컨버터의 효율, 그리고 제안된 컨버터 중 Method 2의 효율 그래프를 그림 14에 나타내었다. Full 부하상황에서는 기존의 컨버터들과 제안된 컨버터의 효율차이가 별로 나타나지 않지만, Light 부하로 갈수록 기존의 컨버터들이 ZVS되지 않는 반면, 제안된 컨버터는 10% 부하에서 까지 ZVS가 이루어지므로 제안된 컨버터의 효율이 더 높아짐을 확인할 수 있다.




그림 14 제안된 컨버터와 기존의 컨버터의 효율 비교
Fig. 14 The comparison of efficiency

4. 결 론

본 논문에서는 60“ PDP용 유지전원단을 위한 새로운 컨버터를 제안하였다. 제안된 컨버터의 넓은 ZVS영역을 보장하기 위해서 ZVS를 수행하기 위한 부가적인 회로가 추가되었다. 따라서 Pulsating 하는 PDP의 부하 특성에도 불구하고 높은 효율을 낼 수 있으며 열 문제를 최소화 할 수 있음을 예상할 수 있다.

수치 해석과 모드 해석 등을 통해 제안된 컨버터의 특성을 분석해 보았고 실험을 통해 이러한 특성을 확인하여 보았다. 실험을 통해 제안된 컨버터는 10% 부하까지 ZVS가 가능함을 알 수 있었고 전 구간에서 92% 이상의 높은 효율을 얻을 수 있었다. 따라서 제안된 회로는 10% 부하까지 ZVS가 가능하기 때문에 스위칭 주파수를 더 올려준다면 작은 크기로 제작될 수 있기 때문에 모듈의 크기를 줄일 수 있고 제조 가격의 감소 또한 기대할 수 있다.

본 연구는 정보통신부 대학 IT 연구센터 육성 지원 사업의 연구결과로 수행되었습니다.

참 고 문 헌

- [1] O. Garcia, J. A. Cobos, J. Uceda, J. Sebastian, "Zero voltage switching in the PWM half bridge topology with complementary control and synchronous rectification", IEEE Power Electronics Specialist Conf. Rec., Vol. 1, 1995, PP. 286-291.
- [2] Sang-Kyoo Han, Gun-Woo Moon, Myung-Joong Youn, "A high efficiency ZVS PWM asymmetrical half bridge converter for plasma display panel sustaining power module", Power Electronics Specialists Conference, 2004. PESC 04. 2004 IEEE 35th Annual Volume 1, PP. 20-25 June 2004 PP. 776 - 781 Vol.1
- [3] Jiangtao Feng, Yuequan Hu, Wei Chen, Chau-Chun W, "ZVS analysis of asymmetrical half-bridge converter", Power Electronics Specialists Conference, 2001. PESC 2001. IEEE 32nd Annual Volume 1, PP. 17-21 June 2001 PP. 243 - 247 vol. 1
- [4] Xinyu Xu, Khambadkone A.M., Oruganti R., "Analysis and design of an optimized asymmetrical half-bridge DC-DC Converter", PEDS 2003. PP. 120-125 Vol. 1, Nov. 2003