

고성능 MEMS 소자를 위한 순방향 전극이 걸린 PN 접합을 이용한 나노 간격 홈의 식각

정진우, 김현철, 전국진
서울대학교 공과대학 전기컴퓨터 공학부

Nano-gap Trench Etching using Forward Biased PN Junction for High Performance MEMS Devices

Jinwoo Jeong, Hyeon cheol Kim and Kukjin Chun
School of Electrical Engineering and Computer Science
Seoul National University

E-mail : deepblue@mintlab.snu.ac.kr, hckim@mintlab.snu.ac.kr, kchun@mintlab.snu.ac.kr

Abstract

Nano-gap trench is fabricated by the novel electro-chemical etching technique using forward biased PN junction formed at the backside of the wafer. PN junction is formed using boron nitride wafer and the concentration of the boron doping is the high value of $1 \times 10^{19} \text{ cm}^{-3}$. The electro-chemical etching is performed in the 5% HF solution under the forward bias voltage of 1~2V. The relationship between the etch rate of the trench and the voltage of the forward bias is investigated and the dependence of the gap for the voltage also examined. The etch rate increase from 0.027 $\mu\text{m}/\text{min}$ to 0.031 $\mu\text{m}/\text{min}$ as the value of the applied voltage increase from 1V to 2V, but the the gap is kept constant value of 40 nm.

I. 서론

MEMS 소자에서 미소 변화량을 감지하는 방법에는 여러 가지 방법이 있으나, 비교적 쉬우면서도 정밀한 감지가 가능한 정전용량형(capacitive type)이 널리 쓰이고 있다. 정전용량형은 간격의 변화에 따라 변화량을 감지하는데, 정전용량의 면적이 넓고 사이의 간격이 좁을수록 간격의 변화에 따른 정전용량의 변화가 크게 나타나게 된다[1]. 따라서 정전용량형의 감도(sensitivity)를 향상시키기 위하여 깊으면서도 간격이 좁은 홈을 파는 다양한 방법이 연구되었다. DRIE는 가장 흔하게 사용되

는 식각 방법이나 간격의 한계가 있고, 풋팅 효과(footing effect), 언더컷(undercut) 등의 단점이 있어 고감도의 정전용량을 제작하는데 한계가 있다. 그 외의 방법으로 다결정 실리콘을 이용한 방법[1], 실리콘 습식 식각(silicon wet etch)을 이용한 방법[2], 전기 화학적 식각(electro-chemical etching)을 이용한 방법[3-6] 등이 연구되었다. 이 중 전기 화학적 식각 방법은 다른 방법들에 비해 비교적 높은 종횡비(aspect ratio)를 얻을 수 있는 식각 기법이다[6].

전기 화학적인 식각 방법에서 실리콘을 식각하는 핵심 메커니즘 (mechanism)은 식 1 과 같다[5].



이 메커니즘에 따르면 전기 화학적인 식각을 위하여 충분한 양의 정공(hole)을 공급함과 동시에 정공이 방향성을 가지도록 전계(electric field)를 걸어주는 것이 필요하다. 정공을 형성하기 위하여 기존의 전기 화학적 식각 기법은 LED 에서 발생하는 빛을 웨이퍼 뒷면에 조광하는 방법을 사용하였다[6]. 하지만 이 방법은 빛을 균일하게 조광하지 못할 경우 식각물이 웨이퍼에 걸쳐 불균일해지는 문제점이 있었다. 또한 정공의 형성을 위해 부가적 조광 장치가 추가적으로 필요하다는 단점이

있다. 그리고 빛의 세기와 전계를 형성하기 위하여 웨이퍼에 걸어주는 전압간의 관계가 복잡하여 조절하기 쉽지 않은 난점이 있었다. 이를 해결하기 위하여 PN 접합을 이용하여 정공을 형성하는 새로운 전기 화학적 식각 방법을 본 논문에서 제안하였다. 그리고 실제 식각을 수행하여 PN 접합에 가해진 순방향 전압의 크기와 홈의 식각률, 간격 등의 관계를 조사하였다.

II. 식각 원리 및 공정 흐름도

2.1 제안한 식각 기법의 원리

기존의 LED 를 사용하는 방법의 문제점은 정공을 형성하는 방법에 있다고 판단하고, 이를 해결하기 위하여 그림 1 과 같은 전기 화학적 식각 방법을 제안하였다.




그림 1 제안한 전기-화학적 식각의 개념도

그림에서 보듯이 식각의 핵심적 역할을 하는 정공을 빛 대신에 PN 접합에 순방향 전압을 인가하여서 생성하였다. 순방향의 전압이 걸려있기 때문에 웨이퍼 전면에 걸쳐 전계가 형성되고, 생성된 정공이 이 전계에 의하여 웨이퍼 전면으로 이동하게 된다. 이동한 정공은 미리 패터닝(patterning)된 그루브(groove)의 끝에 모여서 식각이 아래로 이루어지게 된다. 정공이 많이 발생하게 하기 위하여 n-형 웨이퍼의 뒷면을 매우 고농도의 붕소로 도핑(doping)하였다.

제안한 식각 기법이 기존의 기법에 비해 가지는 장점은 광원을 따로 사용하지 않기 때문에 불균일한 광원으로 인해 정공이 불균일하게 발생할 가능성이 없다는 점이다. 또한 조절해야하는 변수가 가해주는 전압 하나뿐이므로 전압의 세기를 조절하여 발생하는 정공의 양을 간단하게 조절할 수 있다.

2.2 식각의 공정 흐름

식각의 공정 흐름도는 그림 2 와 같다. 먼저 (100) 결정방향을 가지는 n-형의 실리콘 웨이퍼의 뒷면을 붕소로 도핑을 하였다. 붕소 도핑은 질화 붕소 소스 웨이퍼(Boron nitride source wafer)를 이용하여 가열로(furnace)에서 수행하였다. 먼저항을 측정하여 농도를 예측하였으며 뒷면 표면의 붕소 농도는 $1 \times 10^{19} \text{ cm}^{-3}$ 였다. 붕소 도핑 후에 PECVD 를 이용하여 질화막(silicon nitride)을 2 µm 전면에 증착하였다. 건식식각 방법을 이용하여 질화막을 패터닝한 후에 80 °C의 KOH 에서 습식 식각 방법을 사용하여 v-그루브(groove)를 형성하였다. 이와 같은 준비과정을 끝낸 다음 그림 1 에서 보였던 방법으로 식각을 수행하면 v-그루브의 끝 부분에서부터 아래 방향으로 식각이 진행되게 된다.




그림 2 공정 흐름도


보통 PN 접합의 경우 문턱전압(threshold voltage)이 0.6~0.7V 내외이므로 1~2V 사이의 전압을 전기 화학적 식각 시에 순방향 전압으로 인가하였다. 또한 식각을 위한 전해질 용액은 5% 농도의 HF 를 사용하였다.

III. 실험 결과 및 고찰


3.1 식각 결과

그림 3 은 1 시간 동안 1~2 V 사이의 전압을 인가한 상태에서 식각을 진행한 후에 단면을 SEM 을 이용하여


촬영한 사진이다. 예상과 같이 아래 방향으로 식각이 진행되었음을 확인할 수 있었다. 식각된 깊이는 1.6 μm 에서 2 μm 였다.



(a) 1.0 V



(b) 1.5 V



(c) 2.0 V

그림 3 각각의 인가한 전압에 따른 식각 결과 SEM 촬영사진: (a) 1.0 V, (b) 1.5 V (c) 2.0 V

그림 3의 (b)와 (c)에서 관찰할 수 있듯이 질화막과 v-그루브의 경계 쪽으로 식각이 심하게 진행되는 문제점이 발생하였다. 이는 질화막과 v-그루브 경계쪽에 잉여 정공이 집중되어 식각이 발생한 것으로 추측된다. 또한 그림 3의 (c)와 같이 식각 방향이 휘는 현상이 관찰되었다. 이는 전계가 정 수직 방향으로 형성되지 않아 발생한 현상으로 추측된다.

3.2 인가한 순방향 전압 크기의 영향

인가한 전압의 크기에 따라 각각의 웨이퍼에서 다른 식각률을 보였다. 그림 4는 인가한 전압의 크기에 따른 식각률의 변화를 그래프로 나타낸 것이다. 식각률은 가해진 전압의 크기가 증가함에 따라 0.027 $\mu\text{m}/\text{분}$ 에서 0.031 $\mu\text{m}/\text{분}$ 으로 증가하는 경향을 보였다. 이는 인가한 전압의 세기가 증가할 때 PN 접합에 걸리는 전압의 상승으로 인해 발생하는 정공의 양이 증가하여 식각률이 증가할 것이라는 예상과 일치하는 결과이다.




그림 4 인가한 전압과 식각률과의 상관 관계

한편 홈의 간격은 그림 5에 나타난 바와 같이 전압의 증가와 상관없이 40 nm로 일정하였다. 빛을 조광하여 전기 화학적 식각을 하는 경우에 조사하는 빛의 세기가 증가함에 따라 홈의 간격이 증가하는 경향이 있었다[7]. 이는 생성되는 정공의 양이 증가하였기 때문으로 해석할 수 있다. 인가하는 전압이 증가하면 생성되는 정공의 양이 증가할 것으로 예상되기 때문에 두 경우에 경향의 차이가 있다.

이와 같은 차이점은 다음과 같이 해석된다. 빛을 조광하여 전기 화학적 식각을 수행하는 경우에는 빛의 세기가 정공의 생성량만을 독립적으로 결정한다. 웨이퍼에 걸리는 전계는 웨이퍼에 인가한 DC 전압이 결정하게 된다. 하지만 본 논문에서 제안한 방식의 경우에는 인가하는 전압을 증가시키면 PN 접합에 걸리는 전압이 증가하여 생성되는 정공의 양이 증가함과 동시에 웨이퍼에 형성되는 전계 또한 증가하게 된다. 이러한 차이점으로부터 간격은 일정하게 유지되면서 식각률이 증가하는 결과를 설명할 수 있다.




그림 5 홈의 단면 SEM 촬영 사진

실험 결과를 바탕으로 볼 때 본 논문에서 제시한 식각 기술은 수십 nm 수준의 매우 좁은 간격을 필요로 하는 고성능 MEMS 소자에 응용이 적합하다. 간격과 관계가 있을 것으로 추정되는 도핑 농도 및 전해질 용액의 농도를 변화시켜서 홈의 간격을 넓히면, 보다 넓은 간격을 필요로 하는 MEMS 소자 영역에도 응용이 가능하리라 생각된다.

IV. 결론

PN 접합에 순방향의 전압을 걸어서 정공 및 전계를 형성하여 나노 단위의 간격을 가지는 홈을 형성하는 전기 화학적인 식각 방법을 제안하였다. 이 방법을 이용하여 식각을 수행한 결과 40 nm의 간격을 가지며 1.5 μm에서 2.0 μm의 깊이를 가지는 홈을 형성할 수 있었다. 인가한 전압을 1.0 V에서 2.0 V로 증가시키면 따라 식각률은 0.027 μm/분에서 0.031 μm/분으로 증가하였으나 간격은 40 nm로 일정하였다.

참고문헌

[1] N. Yazdi, K. Najafi, "An All-Silicon Single-Wafer Micro-g Accelerometer with a Combined Surface and Bulk Micromaching Process," J. of MEMS, Vol. 9, pp. 544-550, 2000

[2] N. Yazdi, K. Najafi, "An All-Silicon Single-Wafer Micro-g Accelerometer with a Combined Surface and Bulk Micromaching Process," J. of MEMS, Vol. 9, pp. 544-550, 2000

[3] H. Ohji, P. T. J. Gennissen, P. J. French, K. Tsutsumi, "Fabrication of a Beam-Mass Structure using Single-step Electrochemical Etching for Micro Structures(SEEMS)," J. Micromech. Microeng., Vol. 10, pp440-444, 2000

[4] S. Izuo, H. Ohji, P. J. French, K. J. Tsutsumi, "A Novel Electrochemical Etching Technique for N-type Silicon," Sensors and Actuators A, Vol. 97-98, pp720-724, 2002

[5] M. D. B. Charlton, "High aspect ratio photo-assisted electro-chemical etching of silicon and its application for the fabrication of quantum wires and photonic band structures," Colloquium Digest-IEE, pp 9, 1996.

[6] Hyeon Cheol Kim et al, "Photo-assisted electrochemical etching of high aspect ratio nano trench applicable to MEMS", ICEE2005 (The International Confercne on Electrical Engineering 2005), DM1-09.A-27, July 2005

[7] Dae Hyun Kim et al, "Fabricaton of MEMS structure with nano-gap using photo-assisted electrochemical etching", MEMS2005, pp.540-543, Jan 2005